基于Multisim90简易数字频率计的设计与仿真.docx
《基于Multisim90简易数字频率计的设计与仿真.docx》由会员分享,可在线阅读,更多相关《基于Multisim90简易数字频率计的设计与仿真.docx(6页珍藏版)》请在冰豆网上搜索。
![基于Multisim90简易数字频率计的设计与仿真.docx](https://file1.bdocx.com/fileroot1/2022-11/25/64e600aa-9762-4dff-a1bc-ac08032e8deb/64e600aa-9762-4dff-a1bc-ac08032e8deb1.gif)
基于Multisim90简易数字频率计的设计与仿真
基于Multisim9.0简易数字频率计的设计与仿真
摘 要
Multisim9.0作为国际上流行的电子电路辅助设计和分析软件,其强大的虚拟仪器库和软件仿真功能,为电路设计提供了先进、高效的设计平台。
本文以简易数字频率计为例,介绍其工作原理、硬件电路设计和仿真过程。
关键词:
Multisim9.0;数字频率计;电路设计;仿真
ThedesignandsimulationofsimplifieddigitalfrequencycounterbasedonMultisim9.0
Abstract
Multisim9.0,asapopularelectroniccircuitdesignandanalysissoftwareintheworld,haspowerfulvirtualinstrumentstore-Houseandsoftwaresimulationfunction,whichcanofferanadvancedandhighefficientdesignplatformforcircuitdesign.Thispaper,Takingsimplifieddigitalfrequencycounterasanexample,introducestheworkingprinciple,hardwarecircuitdesignandsimulationProcess.
Keywords:
Multisim9.0;digitalfrequencycounter;circuitdesign;simulation
1引言
Multisim9.0是美国NI公司推出的EDA(Elec-tronicDesignicAutomatic),电子设计自动化技术)软件的一种,包含有电子电路仿真设计的模块Multisim、PCB设计软件Ultiboard、布线引擎Ultiroute及通信电路分析与设计模块Commsim4个部分,这4个部分相互独立,可以分别使用。
并且在Multisim9.0中,引入了NI公司独创的、先进的LabVIEW(labora-toryvirualinstrumentengineeringworkbenh)技术,该技术是一种图形化的编程语言和开发环境。
电子产品设计人员利用这个软件可对所设计的电路进行仿真和调试,一方面可以验证所设计的电路是否能达到设计要求和技术指标;另一方面,又可以通过改变电路的结构、元器件参数,使整个电路的性能达到最佳。
根据仿真电路的结果,将实际电路制作出来。
这样,不仅降低了电路的设计成本,同时也缩短了产品的研发周期。
这是一种目前世界上越来越被广大工程技术人员所熟悉和掌握的先进的设计理念和技术[1]。
2简易数字频率计的设计要求及任务分析
2.1 设计要求
频率测量范围:
信号为方波、三角波和正弦波,幅度为0.5~5V、频率范围为1~9999Hz。
十进制数字显示,显示刷新时间为1s。
2.2 任务分析
所谓频率就是周期性信号在单位时间(1s)内变化的次数。
若在一定时间间隔T内测得周期性信号的重复变化次数为N,则频率可表示为f=N/T(Hz)。
图1 数字频率计的组成框图
根据设计要求数字频率计的组成如图1所示,被测信号vx经放大整形电路变成计数电路所要求的脉冲信号fxh,其频率与被测信号vx的频率fx相同。
时基电路提供标准时间基准信号Clock,其高电平持续时间t1=1s,当1s信号来到时,闸门电路开通,被测脉冲信号通过闸门电路,成为计数电路的计数脉冲CP,计数电路开始计数,直到ls信号结束时闸门电路关闭,停止计数。
若在闸门时间1s内计数电路计得的脉冲个数为N,则被测信号频率f=NHz。
控制电路的作用有两个:
一是产生锁存脉冲CLK,使显示电路上的数字稳定;二是产生清“0”脉冲RD,使计数电路每次测量从零开始计数[2]。
3基于Multisim9.0简易数字频率计的设计
采用Multisim9.0进行设计和仿真时,由于设计的电路较大,不能在一张电路图中放置所有的元件,故综合运用Multisim9.0中的多层次设计功能和总线设计方法[3]。
首先,在新建项目窗口下建立3页电路;其次,将整体电路图分成时基控制电路(包括时基电路、控制电路、闸门电路)、放大整形电路(包括放大和整形电路)、计数译码显示电路(包括计数、锁存、译码显示电路)3个局部电路图,分别创建在3个页中,在创建局部电路中为简化电路,可采用总线设计方法。
最后,为实现和完成多页电路间的链接,在局部电路图中需放置多页连接器,连接多页连接器到电路中,并修改多页连接器的标号,标号相同的连接器表示它们有导线连接关系。
另外,建立多少个页和如何将整体电路分解是根据设计思路需要,因人而宜的。
3.1 放大整形电路的设计和仿真
放大整形电路由晶体管2N3904与74LS14N施密特触发器等组成。
其中由晶体管2N3904组成的放大电路将输入频率为fx的周期信号如正弦波、方波等进行放大,施密特触发器对放大电路输出信号进行整形,使之成为与输入信号同频率的矩形脉冲[4]。
创建局部电路如图2所示,输入信号由信号发生器供给,其设置为:
7Hz、1Vpp的正弦波(三角波或方波),示波器A通道测量输入信号的波形,B通道测量放大整形之后的波形fxh,仿真波形如图3所示,放大整形之后的波形fxh是与输入信号同频率的矩形脉冲。
3.2 时基控制电路的设计和仿真
在前述中创建局部电路如图4所示,时基电路由定时器555构成的多谐振荡器产生,通过控制按钮A或Shift+A调节电位器R13的接入阻值,使标准时间信号Clock高电平的持续时间为1s[5]。
控制电路是由单稳态触发器SN74123N组成,在标准时间信号Clock结束时,由两个单稳态触发器SN74123N分别产生锁存信号CLK,锁存信号CLK结束时产生清“0”信号RD,它们的脉冲宽度由电路的时间常数决定。
并且锁存信号CLK和清“0”信号RD的脉宽之和不能超过标准时间信号Clock的低电平持续时间。
另外,清零信号也可以由手动复位开关J1的按钮B来控制,开关J1闭合时,计数电路清“0”。
两种方式清零信号加在U2A与非门74LS00N的两个输入端,与非门74LS00N的输出即为计数电路的清“0”信号RD。
电路中U2B与非门74LS00N组成闸门电路,其作用是产生计数脉冲CP。
当手动复位开关J1闭合,再打开时,各信号之间的时序关系如图5所示,4踪示波器的测量波形为:
A通道是标准时间信号Clock的波形,其高电平的持续时间为1s;B通道是锁存信号CLK的波形;C通道是清“0”信号RD的波形,其波形第一个清零信号正脉冲是由手动复位开关J1给出的;D通道是计数电路的计数脉冲CP的波形,与标准时间信号Clock波形相对应,可知在1s内有7个脉冲上升沿,即1s内有7个放大整形信号fxh脉冲通过。
3.3 计数、锁存、译码显示电路的设计和仿真
在上述中创建局部电路如图6所示,计数电路由4个二—五—十进制计数器74LS90N组成四位十进制计数器,计数电路在1s内所计得的脉冲波形上升沿的个数就是该波形的频率。
为了简化电路,在此页电路中采用了总线设计方法,使电路图更加清晰、规范。
各页电路图创建完毕,放置多页连接器,连接多页连接器到电路中,并修改多页连接器的标号,标号相同的连接器表示它们有导线连接关系。
按下仿真按钮,显示器上显示出信号的频率为7Hz,与图2信号发生器的设置一致。
4结 论
本文应用Multisim9.0设计和仿真的简易数字频率计,电路结构简单,原理清晰,应用性强,但其测量的最高频率只能为9.999kHz。
若被测信号频率增加到数百千赫兹或兆赫兹时,则需增加频率范围扩展电路,但主体电路与本文所设计的相类似本系统已经过实际测量,系统各部分工作正常,上位机发出控制电压的指令,在输出端产生一个频率不变、幅度可调的方波信号。
本设计基本可以满足实际系统的需求。
参考文献
[1] WolfWayne.嵌入式计算机系统设计原理[M].孙玉芳,译.北京:
机械工业出版社,2004.
[2] JamesY.Wilson,AspiHavewala.BuildingPowerfulPlatformswithWindowce[M].PearsonEducation,2001.
[3] 耿德根.AVR高速嵌入式单片机原理与应用[M].北京:
北京航空航天大学出版社,2002.
[4] 沈文,EAGLELEE,詹卫前.AVR单片机C语言开发入门指导[M].北京:
清华大学出版社,2003.
[5] 丁化成,耿德根,李君凯.AVR单片机应用设计[M].北京:
北京航空航天大学出版社,2001.