国开作业《计算机组成原理》 67.docx

国开作业《计算机组成原理》 67.docx

《国开作业《计算机组成原理》 67.docx》由会员分享，可在线阅读，更多相关《国开作业《计算机组成原理》 67.docx（15页珍藏版）》请在冰豆网上搜索。

国开作业《计算机组成原理》67

题目：

计算机硬件系统是由（）组成

选项A：

运算器、控制器、存储器、输入输出设备、总线

选项B：

加法器、控制器、存储器

选项C：

运算器、控制器、存储器

选项D：

运算器、控制器、存储器、输入输出设备

答案：

运算器、控制器、存储器、输入输出设备、总线

题目：

在CACHE存储器中，当程序正在执行时，由（）完成地址映射。

选项A：

硬件

选项B：

硬件和软件

选项C：

程序员

程序员

程序员

程序员

选项D：

操作系统

答案：

硬件

题目：

在CPU与主存之间加入Cache，能够提高CPU访问存储器的速度，一般情况下（）

选项A：

Cache的容量与命中率无关

选项B：

Cache容量与主存越接近时，命中率越高

选项C：

Cache的容量越大，命中率越高

选项D：

Cache的容量越小，命中率越高

答案：

Cache的容量越大，命中率越高

题目：

计算机的外部设备是指（）

选项A：

外存设备

选项B：

输入/输出设备及外存设备

选项C：

输入/输出设备

选项D：

除了CPU和内存以外的其它设备

答案：

输入/输出设备

题目：

输入/输出设备具有以下工作特点（）

选项A：

实时性、多样性

选项B：

异步性、实时性、多样性

选项C：

异步性、实时性

选项D：

异步性、实时性、多样性、复杂性

答案：

异步性、实时性、多样性

题目：

随着CPU速度的不断提升，程序查询方式很少被采用的原因是（）

选项A：

CPU与外设串行工作

选项B：

CPU与外设并行工作

选项C：

硬件结构复杂

选项D：

硬件结构简单

答案：

CPU与外设串行工作

题目：

如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。

若要调整中断事件的响应次序，可以利用（）。

选项A：

中断嵌套

选项B：

中断屏蔽

选项C：

中断响应

选项D：

中断向量

答案：

中断屏蔽

题目：

在采用DMA方式的I/O系统中，其基本思想是在（）之间建立直接的数据通路。

选项A：

CPU与主存

选项B：

CPU与外设

选项C：

外设与外设

选项D：

主存与外设

答案：

主存与外设

题目：

以下（）说法是正确的。

选项A：

DMA传送方式时，DMA控制器每传送一个数据就窃取一个总线周期

选项B：

中断服务程序的最后一条指令是中断返回指令

选项C：

中断允许时，CPU首先保护现场

选项D：

DMA控制器通过中断向CPU发DMA请求信号

答案：

中断服务程序的最后一条指令是中断返回指令

题目：

计算机系统的输入输出接口是（）之间的交接界面。

选项A：

主机与外设

选项B：

存储器与外设

选项C：

CPU与系统总线

选项D：

CPU与存储器

答案：

主机与外设

题目：

在统一编址方式下，就I/O设备或者内存单元而言，其I/O对应的地址（）的说法是对的。

选项A：

只能固定在地址高端

选项B：

要求相对固定在地址某部分

选项C：

只能固定在地址低端

选项D：

可随意在地址任何地方

答案：

要求相对固定在地址某部分

题目：

在独立编址方式下，存储单元和I/O设备是靠（）来区分的。

选项A：

不同的地址和指令代码

选项B：

不同的数据和指令代码

选项C：

不同的数据和地址

选项D：

不同的地址

答案：

不同的地址

题目：

随着CPU速度的不断提升，程序查询方式很少被采用的原因是（）

选项A：

硬件结构简单

选项B：

CPU与外设串行工作

选项C：

硬件结构复杂

选项D：

CPU与外设并行工作

答案：

CPU与外设串行工作

题目：

如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。

若要调整中断事件的响应次序，可以利用（）。

选项A：

中断向量

选项B：

中断嵌套

选项C：

中断屏蔽

选项D：

中断响应

答案：

中断屏蔽

题目：

在采用DMA方式的I/O系统中，其基本思想是在（）之间建立直接的数据通路。

选项A：

CPU与外设

选项B：

外设与外设

选项C：

CPU与主存

选项D：

主存与外设

答案：

主存与外设

题目：

以下（）说法是正确的。

选项A：

中断允许时，CPU首先保护现场

选项B：

DMA传送方式时，DMA控制器每传送一个数据就窃取一个总线周期

选项C：

DMA控制器通过中断向CPU发DMA请求信号

选项D：

中断服务程序的最后一条指令是中断返回指令

答案：

中断服务程序的最后一条指令是中断返回指令

题目：

根据总线上传送的信息的类型不同，总线有（）。

选项A：

数据总线、地址总线、控制总线、外总线

选项B：

数据总线、地址总线

选项C：

数据总线、地址总线、控制总线

选项D：

数据总线、控制总线、控制总线、部件内总线

答案：

数据总线、地址总线、控制总线

题目：

总线的数据传输方式有（）

选项A：

串行传送、并行传送

选项B：

串行传送、并行传送、复用传送

选项C：

串行传送、并行传送、复用传送、数据包传送

选项D：

串行传送、并行传送、数据包传送

答案：

串行传送、并行传送、复用传送、数据包传送

题目：

微程序控制器中，机器指令与微指令的关系是（）

选项A：

一段机器指令组成的程序可由一条微指令来执行

选项B：

每一条机器指令由一条微指令来执行

选项C：

一条微指令由若干条机器指令组成

选项D：

每一条机器指令由一段用微指令编成的微程序来解释执行

答案：

每一条机器指令由一段用微指令编成的微程序来解释执行

题目：

微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。

通常采用的一种方法是断定方式，其基本思想是（）。

选项A：

用程序计数器PC来产生后继微指令地址

选项B：

通过指令中指定一个专门字段来控制产生后继微指令地址

选项C：

通过微指令顺序控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址

选项D：

用微程序计数器uPC来产生后继微指令地址

答案：

通过微指令顺序控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址

题目：

两个补码数相加，只有在（）时有可能产生溢出。

（　）

选项A：

两个正数相加结果为正

选项B：

数值位产生向符号位的进位，符号位也向更高位产生进位

选项C：

符号位相同

选项D：

符号位不同

答案：

符号位相同

题目：

在定点二进制运算器中，减法运算一般通过（）来实现。

选项A：

原码运算的二进制减法器

选项B：

补码运算的二进制加法器

选项C：

补码运算的二进制减法器

选项D：

补码运算的十进制加法器

答案：

原码运算的二进制减法器

题目：

下列说法中正确的是（）。

选项A：

将两个正数相加时一定产生溢出

选项B：

有定点数运算才可能溢出，浮点数运算不会产生溢出

选项C：

采用变形补码进行加减法运算可以避免溢出

选项D：

定点数和浮点数运算都有可能产生溢出

答案：

定点数和浮点数运算都有可能产生溢出

题目：

在定点数运算中产生溢出的原因是（）。

选项A：

运算的结果超出了机器的表示范围

选项B：

寄存器的位数太少，不得不舍弃最低有效位

选项C：

运算过程中最高位产生了进位或借位

选项D：

加运算的操作数超出了机器的表示范围

答案：

运算的结果超出了机器的表示范围

题目：

定点数补码加法具有两个特点：

一是符号位与数值位分别进行运算；二是符号位向更高位上的进位要舍去。

（）

选项A：

对

选项B：

错

答案：

错

题目：

在定点二进制运算器中，加法运算一般通过原码运算的二进制加法器来实现。

（）

选项A：

对

选项B：

错

答案：

错

题目：

在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用异或门来实现。

（）

选项A：

对

选项B：

错

答案：

对

题目：

计算机的外部设备是指（）

选项A：

输入/输出设备

选项B：

外存设备

选项C：

除了CPU和内存以外的其它设备

选项D：

输入/输出设备及外存设备

答案：

输入/输出设备

题目：

输入/输出设备具有以下工作特点（）

选项A：

实时性、多样性

选项B：

异步性、实时性、多样性

选项C：

异步性、实时性

选项D：

异步性、实时性、多样性、复杂性

答案：

异步性、实时性、多样性

题目：

计算机系统的输入输出接口是（）之间的交接界面。

选项A：

CPU与存储器

选项B：

CPU与系统总线

选项C：

主机与外设

选项D：

存储器与外设

答案：

主机与外设

题目：

在统一编址方式下，就I/O设备或者内存单元而言，其I/O对应的地址（）的说法是对的。

选项A：

只能固定在地址高端

选项B：

可随意在地址任何地方

选项C：

要求相对固定在地址某部分

选项D：

只能固定在地址低端

答案：

要求相对固定在地址某部分

题目：

在独立编址方式下，存储单元和I/O设备是靠（）来区分的。

选项A：

不同的地址和指令代码

选项B：

不同的数据和指令代码

选项C：

不同的地址

选项D：

不同的数据和地址

答案：

不同的地址

题目：

随着CPU速度的不断提升，程序查询方式很少被采用的原因是（）

选项A：

硬件结构复杂

选项B：

CPU与外设并行工作

选项C：

硬件结构简单

选项D：

CPU与外设串行工作

答案：

CPU与外设串行工作

题目：

如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。

若要调整中断事件的响应次序，可以利用（）。

选项A：

中断向量

选项B：

中断嵌套

选项C：

中断响应

选项D：

中断屏蔽

答案：

中断屏蔽

题目：

在采用DMA方式的I/O系统中，其基本思想是在（）之间建立直接的数据通路。

选项A：

CPU与外设

选项B：

外设与外设

选项C：

主存与外设

选项D：

CPU与主存

答案：

主存与外设

题目：

以下（）说法是正确的。

选项A：

DMA控制器通过中断向CPU发DMA请求信号

选项B：

中断允许时，CPU首先保护现场

选项C：

中断服务程序的最后一条指令是中断返回指令

选项D：

DMA传送方式时，DMA控制器每传送一个数据就窃取一个总线周期

答案：

中断服务程序的最后一条指令是中断返回指令

题目：

根据总线上传送的信息的类型不同，总线有（）。

选项A：

数据总线、地址总线、控制总线、外总线

选项B：

数据总线、地址总线、控制总线

选项C：

数据总线、地址总线

选项D：

数据总线、控制总线、控制总线、部件内总线

答案：

数据总线、地址总线、控制总线

题目：

运算器的主要功能是进行（）

选项A：

只作加法

选项B：

逻辑运算

选项C：

逻辑运算和算术运算

选项D：

算术运算

答案：

逻辑运算和算术运算

题目：

运算器虽由许多部件组成，但核心部分是（）。

选项A：

累加寄存器

选项B：

数据总线

选项C：

算术逻辑运算单元

选项D：

多路开关

答案：

算术逻辑运算单元

题目：

ALU属于（）部件。

选项A：

存储器

选项B：

控制器

选项C：

运算器

选项D：

寄存器

答案：

运算器

题目：

加法器采用并行进位的目的是（）。

选项A：

快速传递进位信号

选项B：

优化加法器结构

选项C：

增强加法器功能

选项D：

提高加法器的速度

答案：

提高加法器的速度

题目：

组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。

选项A：

数据总线

选项B：

ALU

选项C：

地址寄存器

选项D：

状态寄存器

答案：

地址寄存器

题目：

一条指令通常由（）组成

选项A：

操作数、操作数内存地址

选项B：

操作数、操作数地址

选项C：

操作码、操作数

选项D：

操作码、操作数地址

答案：

操作码、操作数地址

题目：

指令中操作数的类型通常有（）

选项A：

无操作数

选项B：

无操作数、单操作数

选项C：

无操作数、单操作数、双操作数

选项D：

无操作数、单操作数、双操作数、多操作数

答案：

无操作数、单操作数、双操作数、多操作数

题目：

汇编语言要经过（）的翻译才能在计算机中执行。

选项A：

编译程序

选项B：

文字处理程序

选项C：

汇编器程序

选项D：

数据库管理程序

答案：

汇编器程序

题目：

间接寻址是指（）。

选项A：

指令中直接给出操作数

选项B：

指令中间接给出操作数地址

选项C：

指令中间接给出操作数

选项D：

指令中直接给出操作数地址

答案：

指令中间接给出操作数地址

题目：

变址寻址方式中，操作数的有效地址等于（）。

选项A：

程序计数器内容加上形式地址

选项B：

堆栈指示器内容加上形式地址

选项C：

基址寄存器内容加上形式地址（位移量）

选项D：

变址寄存器内容加上形式地址

答案：

变址寄存器内容加上形式地址

题目：

转移类指令的功能是（）

选项A：

进行算术运算和逻辑运算

选项B：

改变程序中指令的执行的顺序

选项C：

进行CPU和I/O设备之间的数据传送

选项D：

进行主存与CPU之间的数据传送

答案：

改变程序中指令的执行的顺序

题目：

相对寻址方式中，求有效地址使用（）加上偏移量。

选项A：

程序计数器内容

选项B：

变址寄存器内容

选项C：

栈指示器内容

选项D：

基址寄存器内容

答案：

程序计数器内容

题目：

堆栈寻址的原则是（）。

选项A：

后进后出

选项B：

后进先出

选项C：

先出后进

选项D：

先进先出

答案：

后进先出

题目：

直接寻址，操作数在（）中。

选项A：

内存单元

选项B：

寄存器编号

选项C：

通用寄存器

选项D：

操作数的地址

答案：

内存单元

题目：

立即数寻址，操作数在（）中。

选项A：

通用寄存器

选项B：

操作数的地址

选项C：

操作数本身

选项D：

指令

答案：

指令

题目：

指令系统中采用不同寻址方式的目的主要是缩短指令长度，扩大寻址空间，提高编程灵活性。

（）

选项A：

对

选项B：

错

答案：

对

题目：

立即寻址是指指令中直接给出操作数地址。

（）

选项A：

对

选项B：

错

答案：

错

题目：

输入输出指令的功能是进行主存与CPU之间的数据传送。

（）

选项A：

对

选项B：

错

答案：

错

题目：

特权指令是指仅用于操作系统或其它系统软件的指令，为确保系统与数据安全起见，这一类指令不提供给用户使用。

（）

选项A：

对

选项B：

错

答案：

对

题目：

在指令的寻址方式中，寄存器寻址，操作数在通用寄存器中，指令中的操作数是寄存器编号。

（）

选项A：

对

选项B：

错

答案：

对

题目：

执行一条指令的顺序是：

①读取指令；②执行指令；③分析指令。

（）

选项A：

对

选项B：

错

答案：

错

题目：

控制器的功能是（）

选项A：

向计算机各部件提供控制信号

选项B：

支持汇编程序

选项C：

执行语言翻译

选项D：

完成数据运算

答案：

向计算机各部件提供控制信号

题目：

硬连线控制器是由以下部件组成（）

选项A：

指令寄存器IR、控制信号产生部件，节拍发生器

选项B：

程序计数器PC、指令寄存器IR、控制信号产生部件，节拍发生器

选项C：

程计数器PC、指令寄存器IR、控制信号产生部件，步骤标记

选项D：

程序计数器PC、指令寄存器IR、控制信号产生部件

答案：

程序计数器PC、指令寄存器IR、控制信号产生部件，节拍发生器

题目：

微程序控制器中，机器指令与微指令的关系是（）

选项A：

一段机器指令组成的程序可由一条微指令来执行

选项B：

每一条机器指令由一条微指令来执行

选项C：

每一条机器指令由一段用微指令编成的微程序来解释执行

选项D：

一条微指令由若干条机器指令组成

答案：

每一条机器指令由一段用微指令编成的微程序来解释执行

题目：

微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。

通常采用的一种方法是断定方式，其基本思想是（）。

选项A：

用微程序计数器uPC来产生后继微指令地址

选项B：

通过微指令顺序控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址

选项C：

用程序计数器PC来产生后继微指令地址

选项D：

通过指令中指定一个专门字段来控制产生后继微指令地址

答案：

通过微指令顺序控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址

题目：

利用时间重叠途径实现并行处理的是（）

选项A：

多处理机

选项B：

相联处理机

选项C：

并行处理机

选项D：

流水线处理机

答案：

流水线处理机

题目：

下列数中最小的数是。

选项A：

（25）16

选项B：

（42）8

选项C：

（1010011）2

选项D：

（01101000）BCD

答案：

（42）8

题目：

加法器采用并行进位的目的是_____。

选项A：

提高加法器的速度

选项B：

快速传递进位信号

选项C：

优化加法器结构

选项D：

增强加法器功能

答案：

快速传递进位信号

题目：

组成一个运算器需要多个部件，但下面所列_____不是组成运算器的部件。

选项A：

状态寄存器

选项B：

数据总线

选项C：

算术逻辑运算单元

选项D：

地址寄存器

答案：

地址寄存器

题目：

运算器的主要功能是进行。

选项A：

逻辑运算

选项B：

算术运算

选项C：

逻辑运算和算术运算

选项D：

只作加法

答案：

逻辑运算和算术运算

题目：

浮点数范围和精度取决于。

选项A：

阶码的位数和尾数的位数

选项B：

阶码采用的编码和尾数的位数

选项C：

阶码和尾数采用的编码

选项D：

阶码采用的位数和尾数的编码

答案：

阶码的位数和尾数的位数

题目：

逻辑运算中的“逻辑加”是指。

选项A：

与运算

选项B：

或运算

选项C：

非运算

选项D：

异或运算

答案：

或运算