altiumdesigner15设计三位数字显示电容测试表.docx
《altiumdesigner15设计三位数字显示电容测试表.docx》由会员分享，可在线阅读，更多相关《altiumdesigner15设计三位数字显示电容测试表.docx（18页珍藏版）》请在冰豆网上搜索。
altiumdesigner15设计三位数字显示电容测试表
电路CAD课程设计
题 目:
三位数字显示电容测试表
学生
专业
学号
班级
指导教师
成绩
工程技术学院
2016年1月
三位数字显示电容测试表
一、电路结构与功能分析
1、电路结构
该电容表电路由基准脉冲发生器、待测电容容量时间转换器、闸门控制器、译码器和显示器等部分组成。
其中，集成电路U2B、电阻R7~R9和电容C3构成基准脉冲发生器（实质上是一个无稳多谐振荡器）；U2A、U1、R1~R6、按钮S1及C1构成待测电容容量时间转换器（实质上是一个单稳电路）；U3构成译码器驱动器，它把U4送来的BCD码译成十进制数字笔段码，经R11~R17限流后直接驱动七段数码管。
2、功能分析
通过接插件P1外接待测电容，待测电容容量时间转换器把所测电容的容量转换成与其容量值成正比的单稳时间td。
基准脉冲发生器产生标准的周期计数脉冲。
闸门控制器的开通时间就是单稳时间td。
在d时间，周期计数脉冲通过闸门送到后面计数器计数，译码器译码后驱动显示器显示数值。
计数脉冲的周期T乘以显示器显示的计数值N就是单稳时间td，由于td与被测电容的容量成正比，所以也就知道了被测电容的容量。
（1）基准脉冲发生器输出的脉冲信号周期T与R7~R9和C3有关，在C3固定的情况下通过量程开关S3对R7、R8、R9的不同选择，可得到周期为11µs、1.1ms和11ms的三个脉冲信号。
（2）对待测电容容量时间转换器按动一次S1，U1B的10脚就产生一个负向窄脉冲触发U2A，其5脚输出一次单高电平信号。
R3~R6和待测电容P1为单稳定时元件，单稳时间td=1.1·R·P1。
U4、U1C、C5、C6、R10构成闸门控制器和计数器，U4为CD4553，其12脚是计数脉冲输入端，10脚是计数使能端，低电位时CD4553执行计数，13脚是计数清零端，上升沿有效。
当按动一下S1后，U4的13脚得到一个上升脉冲，计数器清零同时U1C的4脚输出一个单稳低电平信号加到U4的10脚，于是U4对从其12脚输入的基准计数脉冲进行计数。
当单稳时间结束后，U4的10脚变为高电平，U4停止计数，最后U4通过分时传递方式把计数结果的个位、十位、百位由它的9脚、7脚、6脚和5脚循环输出对应的BCD码。
（3）译码器驱动器把U4送来的BCD码译成十进制数字笔段码，经R11~R17限流后直接驱动七段数码管。
集成电路CD4553的15脚、1脚、2脚为数字选择输出端，经R18~R20选择脉冲送到三极管T1~T3的基极使其轮流导通，这两部分电路配合就完成了三位十进制数字显示。
（4）C7的作用是当电源开启时在R10上产生一个上升脉冲，对计数器自动清零。
（5）在测试电容时，把计数结果乘以所用量程的倍率得到的数值就是被测电容的容量。
例如，当基准脉冲周期为1.1ms，定时电阻为10K时，量程倍率为0.1µF，若测一个标称容量为4.7µF的电容，按动一下S1后结果显示为49，该电容的容量就为49×0.1µF=4.9µF。
3、电路实用性
本电路（三位数显示电容测试表）采用四块集成电路，电路简洁、容易制作、数字显示直观、精度较高，测量围可达1nF~104µF,且供电容易，具有较高的实用性。
附表列出了各挡量程的组成关系。
基准脉冲周期
定时电阻R
测量围
倍率
11µs
10MΩ
1pF~999pF
×1pF
11µs
100KΩ
1nF~9.99nF
×0.1nF
11µs
10KΩ
10nF~999nF
×1nF
1.1ms
10KΩ
1µF~99.9µF
×0.1µF
11ms
1KΩ
100µF~9990µF
×10µF
二、电路原理图设计
1、设计说明
本电路通过接插件P1外接待测电容，将测量值通过数码管显示出来，其过两个单刀多掷开关，分别实现基准脉冲周期与定时电阻的选择，从而达到换挡以实现对不同围的测量。
电源方面，选用PWR2.5外接电源，只需一根线接日常生活中常见的手机充电器即可，方便省心。
原理图中，左方为接入，中间是调档与转换电路，右边为译码显示部分。
2、原理图
三、网表文件
{PONENTPROTEL.PCB
{ENVIRONMENTPROTEL.SCH}
{DETAIL
{SUBP
{IRAD0.2.PRTC1
{
1GND
2NetC1_2
}
}
{IRAD0.2.PRTC2
{
1NetC2_1
2GND
}
}
{IRAD0.2.PRTC3
{
1GND
2NetC3_2
}
}
{IRAD0.2.PRTC4
{
1GND
2NetC4_2
}
}
{IRAD0.2.PRTC5
{
1NetC5_1
2NetC5_2
}
}
{IRAD0.2.PRTC6
{
1VCC
2NetC6_2
}
}
{IRAD0.2.PRTC7
{
1NetC7_1
2NetC7_2
}
}
{I8SEG_LED.PRTDS1
{
1NetDS1_1
2NetDS1_2
3NetDS1_3
4NetDS1_4
5NetDS1_5
7NetDS1_7
8NetDS1_8
9NetDS1_9
10NetDS1_10
11NetDS1_11
12NetDS1_12
}
}
{IHDR-1X2.PRTP1
{
1NetP1_1
2GND
}
}
{ITO-216.PRTQ1
{
1GND
2NetQ1_2
3NetDS1_12
}
}
{ITO-216.PRTQ2
{
1GND
2NetQ2_2
3NetDS1_9
}
}
{ITO-216.PRTQ3
{
1GND
2NetQ3_2
3NetDS1_8
}
}
{IAXIAL0.4.PRTR1
{
1NetR1_1
2VCC
}
}
{IAXIAL0.4.PRTR2
{
1NetC1_2
2NetR1_1
}
}
{IAXIAL0.4.PRTR3
{
1VCC
2NetR3_2
}
}
{IAXIAL0.4.PRTR4
{
1VCC
2NetR4_2
}
}
{IAXIAL0.4.PRTR5
{
1VCC
2NetR5_2
}
}
{IAXIAL0.4.PRTR6
{
1VCC
2NetR6_2
}
}
{IAXIAL0.4.PRTR7
{
1NetR7_1
2NetR7_2
}
}
{IAXIAL0.4.PRTR8
{
1NetR7_1
2NetR8_2
}
}
{IAXIAL0.4.PRTR9
{
1NetR7_1
2NetR9_2
}
}
{IAXIAL0.4.PRTR10
{
1NetC5_1
2GND
}
}
{IAXIAL0.4.PRTR11
{
1NetR11_1
2NetDS1_11
}
}
{IAXIAL0.4.PRTR12
{
1NetR12_1
2NetDS1_7
}
}
{IAXIAL0.4.PRTR13
{
1NetR13_1
2NetDS1_4
}
}
{IAXIAL0.4.PRTR14
{
1NetR14_1
2NetDS1_2
}
}
{IAXIAL0.4.PRTR15
{
1NetR15_1
2NetDS1_1
}
}
{IAXIAL0.4.PRTR16
{
1NetR16_1
2NetDS1_10
}
}
{IAXIAL0.4.PRTR17
{
1NetR17_1
2NetDS1_5
}
}
{IAXIAL0.4.PRTR18
{
1NetR18_1
2NetQ3_2
}
}
{IAXIAL0.4.PRTR19
{
1NetR19_1
2NetQ2_2
}
}
{IAXIAL0.4.PRTR20
{
1NetR20_1
2NetQ1_2
}
}
{Isw-pb.PRTS1
{
1GND
2NetR1_1
}
}
{Idpdt-6.PRTS2
{
1NetP1_1
2NetR6_2
3NetR5_2
4NetR4_2
5NetR3_2
}
}
{Idpst-4.PRTS3
{
1NetC3_2
2NetR9_2
3NetR8_2
4NetR7_2
}
}
{IN14A.PRTU1
{
1NetR1_1
2NetR1_1
3NetU1_3
4NetU1_4
5NetU1_3
6NetC1_2
7GND
8NetC5_2
9NetC5_2
10NetU1_10
11?
12?
13?
14VCC
}
}
{IDIP-14.PRTU2
{
1NetP1_1
2NetP1_1
3NetC2_1
4VCC
5NetC5_2
6NetU1_4
7GND
8NetC3_2
9NetR7_1
10VCC
11NetC4_2
12NetC3_2
13NetU2_13
14VCC
}
}
{IDIP-16.PRTU3
{
1NetU1_10
2NetU3_2
3NetU3_3
4NetU3_4
5NetU3_5
6GND
7GND
8GND
9NetR11_1
10NetR12_1
11NetR13_1
12NetR14_1
13NetR15_1
14NetR17_1
15NetR16_1
16VCC
}
}
{IDIP-16.PRTU4
{
1NetR19_1
2NetR18_1
3NetC7_2
4NetC7_1
5NetU3_4
6NetU3_2
7NetU3_3
8GND
9NetU3_5
10NetU1_10
11GND
12NetR7_1
13NetC6_2
14NetU4_14
15NetR20_1
16VCC
}
}
{IPWR2.5.PRTU5
{
1VCC
1AVCC
1BVCC
2GND
2AGND
2BGND
3GND
3AGND
3BGND
}
}
}
}
}
四、PCB（单面板）设计
1、设计流程
（1）绘制原理图，对于个别找不到的元件，自己绘制
升级会员 