60进制计数器设计.docx
《60进制计数器设计.docx》由会员分享，可在线阅读，更多相关《60进制计数器设计.docx（11页珍藏版）》请在冰豆网上搜索。
60进制计数器设计
《数字电子技术基础》
课程设计任务书
专
业：
16电气工程及其自动化
班
级:
专升本二班
学
号：
160732060
姓
名：
王冬
指导教师：
耿素军
二零一六年十二月二十七日
1、计数器的概述3
2、六十进制计数器4
2.1设计要求4
2.2设计方案框架图4
3、六十进制计数器设计描述5
3.1设计的思路5
3.2设计的实现7
4、六十进制计数器的仿真设计与仿真的结果10
4・1基本电路分析仿真设计11
4.2计数器电路的仿真的结果12
5、心得体会13
13
6、参考文献
1、计数器概述
计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
在数字电子技术中应用的最多的时序逻辑电路。
计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。
但是并无法显示计算结果，一般都是要通过外接LCD或LED屏才能显示。
计数器的种类
1.按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。
2.按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。
2、六十进制计数器
2・1设计要求
1）频率为1HZ（相当于1秒钟计•数一次）
2）在计数到60次时，以一种方式提示
3）有复位，暂停等功能
4）画出并实现自己设il•的电路或仿真电路
5）写出设计报告。
（1）每隔99s,计数器增1；能以数字形式显示时间。
（2）当圧时器递增到59时，泄时器会自动返回到00显示，然后继续计时。
整个
计数过程中，XI即发光灯会显示进位信号。
（3）本设计主要芯片是两个74LS162同步十进制计数器，并且由
100HZ,5V电源供给。
2.2方案框架图
使用1HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知,计数器初值为00,按递增方式计数，增到59时，再自动返回到00。
此电路可以作为简易数字时钟的分钟显示。
下图为60进制计数器的总体框图。
3、六十进制计数器设计描述
3・1设计的思路：
由单元电路组成。
单元电路设计
⑴六十进制计数器（个位）电路
木电路采用74LS162作为十进制计数器，它是一个具有同步清零、同步置数、可以保持状态不变的十进制上升沿计数器。
功能表如下
CR
LD
CTp
CTt
CP
工作状态
0
X
X
X
t
置零
1
0
X
X
t
预置数
1
1
1
1
t
计数
1
1
0
X
X
保持
1
1
X
0
X
保持
连接方式如图1:
U2
74LS162D图1.
⑵六十进制计数器（十位）电路
连接方法如图2:
右图符号代表是与非门。
-CLR
74LS162D
图2.
⑶时钟脉冲电路（右上图）
⑷置数电路（左下图）
接六十进制计数器（个位）脉冲输入
译码显示
⑸译码显示电路如下图所示:
3・2设计的实现
⑴绘制原理图
V1
100Hz
5V
X1
o
2.5V
7螃OD
DCD-HEX-BLUEDCD.HEXBLUE■十礼个岳.
VDD
5V
14
2
-UL
VDD
:
5V
s
2-0
f678
CQC
DQD
LKPROO
LNT
■LOADvCLR
>CLK
U5A
4
VDD
74LS162D
74LS162D
9
1fc
GQBQCQDaR
AbcD
74LS00D
U1
□a
•LOAD■CLR
10
100Hz
5V
V1
⑵选定器件列表
仪器名称
型号
数量
用途
同步十进制计
数器
74LS162
2片
极联构成60进
制计数器
与非门
与非门
非门
74LS20D
74LS00D
74LS04D
各1个
辅助设计构成其
他计数器
共阴极显示器
DCD-HEX-BL
UE
2只
显示数字计数
电压源
VDD
1个
提供脉冲电压
（3）辅助芯片介绍
1与非门：
74LS20D两个4输入与非门，内含两组4与非门
74LS20D芯片管脚：
第一组：
1,2,4,5输入6输出。
第二组：
9,10,12,13输入8输出
74LS00D芯片管脚：
第一组：
1,2输入3输出。
第二组：
3、4输入6输出。
第三组：
9、10输入8输出。
第四组：
12、13输入11输出。
vcc
FunctionTable
Y=ABCD
Inputs
Output
A
B
c
D
Y
X
X
X
L
H
X
L
X
H
X
l.
X
X
H
L
X
X
H
H
H
H
H
L
H=HIGHLogicLevel
L=LOWLosieLgv^I
X二EitherLOWorHIGHLogicLevel74LS20D
2与非门：
74LS00D四个2输入与非门内含四组2与非门
fcc
FunctionTable
Y-AB
Inputs
Output
A
B
Y
L
L
H
L
H
H
H
L
H
H
H
L
MMiOHLogc—,■—c…
L74LS00D
3非门：
74LS04D芯片含6个非门
4、六十进制计数器的仿真设计与仿真的结果
4」基本电路分析仿真设计：
60进制计数器是由六进制计数器（十
位）和十进制计数器（个位）组成
⑴用74LS162D等芯片组成十进制计数器把十进制计数器当成六十进制计数器的个位计数器，并且用译码显示管显现出来（如图下图所示）
VDD
DCD-HEXBLUE
5V
74LS162D
⑵用74LS160D等芯片组成六进制器计数器把六进制计数器当
成六十进制计数器的十位计数器，并且用译码显示管显示出来
DCDHEXBLUE
-十冷
■
13
4.2计数器电路的仿真的结果
以下两个仿真结果分别是计数器计数的仿真起点00和仿真终
点59,之后计数器会自动恢复原来的00起点继续进行循
环计数，并且进位输出灯XI会在59时发光。
X1
2.5V
o
U4A
隅評D
~5V
USA
VI
iaoHz.
5V
DC：
D_MEX_B1_UEDCO__HIEX_&LLJE
计数器的状态转换图如下
00㈡01u02O03・04U05U06007008㈡09㈡10L11・12O13・14U15
A°
]30=29Q28Q27G26G25Q24Q23Q22匸21Q20Q19018=17=16
3
31・32口33口34035・36・37㈡38□39・40441□42㈡43□44」C
59U58U57056U55匕54U53^52U51匚50U49Q48U47U46U45
5、总结
5.1心得体会
本设计原理简单，结构清晰，较为容易仿真成功。
从本次课程设计中使我获益匪浅，首先使我对数电这门课程有了更深的体会，通过对60进制计数器的设计使我将以前所学的理论知识运用到实际中去，使用Multisim软件进行仿真，使我找到了很多以前没有完全理解的知识，通过再次查找资料，我又学会了很多。
本次课程设计也反映出很多问题，比如竞争一冒险现象是很常见的，并且消除此现象并不是很容易，尤其是对结构复杂的电路而言，往往消除了一处竞争一冒险现象，又产生了另一处，此问题需要我以后多加注意。
6、参考文献
[1]彭介华.电子技术课程设计指导[M]・:
高等教育出版社，2002.6：
23—42
[2]王传新.电子技术基础一一分析、调试、综合设计[M].:
高等教
育出版社，2006.1：
270—275
⑶阎石.数字电子技术基础[M]•第5版・：
清华大学出版社，2006.5：
278—311
[4]康华光•电子技术基础:
数字部分[M]•第4版・：
高等教育出版社，2000
升级会员 