计算机体系结构期末复习题综合版.docx

计算机体系结构期末复习题综合版.docx

《计算机体系结构期末复习题综合版.docx》由会员分享，可在线阅读，更多相关《计算机体系结构期末复习题综合版.docx（12页珍藏版）》请在冰豆网上搜索。

计算机体系结构期末复习题综合版

1个人商业电脑属于

微型机

2表示浮点的阶码

移码

3小型、微型普遍采用字符编码

ASCII码

4运算器ALU

既做算术，逻辑运算

5EPROM

光擦除可编程的只读存储器

6Pentium是____微处理

64位

7设[x]补=1.x1x2x3x4,当满足_____时，x>-1/2成立

x1必须为1，x2x3x4至少有一个为1

8CPU包括

控制器、运算器、cache

9单线脉冲传输

串行传输

10指令，执行时间最长

SS型

11应用软件

文本处理

12主存与CPU之间增加Cache的目的

解决cpu和主存之间的速度匹配问题

13单片机

闪速存储器

14变址寄存器为x，形式地址为D，（x）表寄存器x的内容，这种地址为

EA=（x）+DB

15指令的地址字段中，直接指出操作数本身的寻址

立即寻址

16I/O控制方式中，由程序实现的

中断方式

17系统总线中地址线的功能

用于指定主存和I/O设备接口电路的地址

18采用DMA方式，每传送一个数据占用的时间

一个存储周期

19冯诺伊曼机工作方式的基本特点

按地址访问并顺序执行指令

20某机字长32位，1位符号位，31位尾数，用定点整数表示为

+（231-1）

21奇偶位校验，没有数据错误

11001001

22虚拟存储器目的

扩大存储器空间，自动管理

23跳跃寻址方式

程序的条件转移成无条件转移

24堆栈寻址方式，A为累加器，SP为堆栈指示器，Msp为sp指示的，进栈操作的动作顺序是（S）Msp，（SP）—1→SP，那出栈操作应为

（SP）+1→SP，（Msp）→A

25指令周期

CPU从主存取出一条指令加上执行这条指令的时间

26有错的

用汇编语言编制程序难度比高级语言小

27异步控制

单总线结构计算机中访问主存与外围设备

28在______的计算机系统中，外设和主存统一编址

单总线

29CD-ROM光盘是_____型光盘，可用做计算机的______存储器和设备

只读外

30CPU响应中断时，进入中断周期采用硬件方法保护并更新程序计算器PC内容而不是由软件完成，主要是因为

能进入中断处理程序并能正确返回程序

31CPU对通道的请求形式

I/O指令

32计算机的存储系统指

Cache，主存和外存

33计算机中所有信息仍以二进制方式表示理由是

物理器线性能决定

34存储单元是指

存放一个字节的所有存储元集合

35某存储芯片的容量为8K×8位，它的地址线和数据线和为

21

36在定点二进制运算器中，减法一般通过

补码运算的二进制加法器

37对于某个寄存器操作数的寻址方式称为

寄存器直接寻址

38运算型指令的寻址与转移型指令的寻址不同点在于：

前者取操作数，后者决定程序转移地址

39程序控制某指令的功能是：

改变程序执行的顺序

40在CPU中跟踪指令后继地址的寄存器是：

程序计数器

41微程序控制器中，机器指令与微指令的关系是：

每一条指令由一段微指令编成的微程序来解释执行

42系统总线中的控制线的功能是：

提供主存，I/O接口设备的控制信号和响应信号及时序信号

43从信息流的传送效率来看______效率最低

单总线系统

44三种集中式总线仲裁中、______方式对电路故障最敏感

链式查询

45用于笔记本电脑的大容量存储器是

固态盘

46一台计算机对n个数据源进行分时采集送入主存，然后分时处理，采集数据时最好的方案是：

n个指针的、n个缓冲区

47为了便于实现多级中断，保存现场最有效的方法是采用：

堆栈

48CPU对通道的请求形式是：

I/O指令

49指令系统中采用不同寻址方式的目的主要是：

缩短指令长度，扩大寻址空间，提高编程灵活性

50假设微操作控制信号用Cn来表示，指令操作码译码器输出用Im表示，节拍电位信号用Mk表示，节拍脉冲信号用Ti表示，状态反馈信息用Bj表示，用硬布控制器的基本原理可表示为：

Cn=f（Im，Mk，Ti，Bj）

51由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，机器周期通常采用：

主存中读取一个指令字的最短时间

52多总线结构的计算机系统，采用________方法，对提高系统的吞吐率最有效

多端口存储器

53计算机使用总线结构的主要优点是便于实现积木化，同时：

减少了信息传输线的条数

54描述PCI总线中基本概念表述不正确的是：

PCI总线是一个与处理器有关的高速外围总线

56带有处理器的设备一般称为_____设备

智能化

57中断向量地址是：

中断服务例行程序入口地址的指示器

58并行I/O标准线口SCSI中，一块适配器可以连接_____台具有SCSI接口的设备

7~8

59目前大多数集成电路所采用的基本材料为

单晶硅

60多路开关可用：

一个三态缓冲器代替

61正确的是

阶码部件只进行阶码相加，相减和比较

62交叉存储器的4个模块，它们有各自的：

地址寄存器和数据缓冲寄存器

63．64位，32MB按半字编址_____

8M

64双端口存储器采用______的读写电路

两套相互独立

65寄存器直接寻址方式中，寄存器存放的是:

操作数

流水线技术

把多个处理过程在时间上错开，依次通过各功能段，这样每个子过程就可以与其他子过程并行进行。

流水线冲突

对于具体的流水线来说，由于相关的存在，使得指令流中的下一条指令不能在指定的时钟周期执行。

相关

两条指令之间存在某种依赖关系。

并行性

计算机系统在同一时刻或同一时间隔内进行多种运算或操作。

最近最少使用方法（LRU）

本来是选择近期使用次数最少的块作为被替换的块，实际上只是选择最久没有被访问过的块。

命中率H

CPU访问存储系统时，在存储器中找到所需信息的概率。

平均访问时间TA

TA：

TA=T1+FTM（F=1-H）当命中时，访问时间即为T1。

当不命中时，为T1+TMTM=T2+TB

吞吐率

单位时间内流水线所完成的任务数量或输出结果的数量。

系统可靠性

系统从某个初始参考点开始一直连续提供服务的能力，它通常用平均失效前时间来衡量。

失效率

CPU向存储器发出的请求失败的概率

仿相联Cache

又称列相联Cache，它既能获得多路相联Cache的低不命中率，又能保持直接映像Cache的命中速度。

具有一快一慢两种命中时间，它们分别对应于正常命中和伪命中的情况。

总线仲裁

按一定的规则将总线分配给期中的一个请求，并且按分时原则轮流为多个请求服务。

Amdahl定律

加快某部件执行速度所能获得的系统性能加速比，受限于该部件的执行时间占系统中总执行时间的百分比。

大概率事件优先

对于大概率事件，赋予它优先的处理权和资源使用权，以获全局最优结果。

哈佛结构

将程序指令存储和数据存储分开的存储器结构

翻译

先把L+1级程序全部变成L级程序后再执行新的L级程序，不再访问L+1级程序

RAW

写后读相关冲突

存储层次

计算机体系结构下存储系统层次结构的排序顺序

透明性

把这种本来存在的事物或属性，但从某个角度看又好像不存在的特性

1什么是CISC？

CISC指令系统的特点是什么？

CISC即复杂指令集计算机，它是增强指令功能，把越来越多的功能交由硬件来实现，并且指令的数量也是越来越多。

2何谓总线仲裁？

一般采用何种策略进行仲裁，简要说明它们的应用环境。

按一定的规则将总线分配给期中的一个请求，并且按分时原则轮流为多个请求服务。

一般说，采用优先级或公平策略进行仲裁。

在多处理器系统中，对cpu模块的总线请求采用公平原则处理，对I/O模块的总线请求采用优先级策略。

3简述CPU的主要功能

CPU由运算器和控制器两部分组成，它是微机的核心部分，担负着计算机的运算及控制功能.

4采用组相联cache，一定能带来性能上的提高吗？

为什么？

不一定。

因为组相联命中率的提高是以增加命中时间为代价的，组相联需要增加多路选择开关。

5替换算法的原理是什么？

替换算法是指由于主存中的块比Cache中的块多，所以当要从主存中调一个块到Cache中时，会出现该块所映象到的一组（或一个）Cache块已全部被占用的情况。

这时，需要被迫腾出其中的某一块，以接纳新调入的块。

6硬件和软件在什么意义上是等效的？

在什么意义上是不等效的？

、

硬件和软件在实现逻辑功能上是等效的。

在原理上用软件实现的功能完全可以用硬件或固件来实现用硬件实现的功能也可以用软件进行模拟来完成。

但在速度、价格、实现的难易程度上是不同的。

用软件实现的优点是设计容易、修改简单而且可以减少硬件成本。

但其缺点是所实现的功能的速度较慢。

用硬件实现的优点是速度快、性能高但它修改困难灵活性差。

7从当前的计算机技术观点来看，CISC结构有什么缺点？

（1）CISC结构的指令系统中，各种指令的使用频率相差悬殊。

（2）CISC结构指令系统的复杂性带来了计算机系统结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设计错误。

（3）CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成。

（4）CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。

（5）在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机系统结构技术来提高系统的性能。

8在5段流水线中，一条指令的执行需要几个时钟周期？

它们分别是什么？

5个

IF（取指令），ID（指令解码），EX（执行），MEM（内存访问），WB（写回）。

////已知x和y。

用变形补码计算x+y，x-y，同时指出结构是否溢出。

（1）x=0.11011，y=0.00011；

（2）x=0.11011，y=-0.10101

（1）取补：

[x]补=00.11011[y]补=00.00011

[-y]补=[[y]补]变补=11.11101

[x+y]补=[x]补+[y]补=00.11110x+y=[[x+y]补]补=0.11110

[x-y]补=[x]补+[-y]补=00.11000x-y=[[x-y]补]补=0.11000

（2）取补：

[x]补=00.11011[y]补=11.01011[-y]补=[[y]补]补=00.10101

[x+y]补=[x]补+[y]补=00.00110x+y=[[x+y]补]补=0.00110

[x-y]补=[x]补+[-y]补=01.10000符号位为01,结果正溢

异步通信方式传送ASCII码，数据位8位，奇校验1位，停止位1位，波特率9600、4800、

7200是字符传送速率是多少？

每个数据位时间长度是多少？

数据位传送速率是多少？

每个字符传送的速率=4800/10=480字符/秒

每个数据位时间长度=1/4800=0.208ms

数据位传送速率=8*480=3840位/秒

CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。

平均访问时间=（1900*50+100*250）/（1900+100）=60s

cache主存系统效率=cache存取周期/平均访问时间

=50/60

=83.3%

存储容量为A字，字长B位，模块数m=8，用交叉方式进行组织，存储周期T=400ns，数据总线宽度为64位，总线传送周期Π=100ns，问该存储器的带宽是多少。

信息总量q=B×8=4B

交叉存储时间t=T+（m-1）Π=1100ns

带宽w=q/t

兰亭序

永和九年，岁在癸丑，暮春之初，会于会稽山阴之兰亭，修禊事也。

群贤毕至，少长咸集。

此地有崇山峻岭，茂林修竹；又有清流激湍，映带左右，引以为流觞曲水，列坐其次。

虽无丝竹管弦之盛，一觞一咏，亦足以畅叙幽情。

是日也，天朗气清，惠风和畅，仰观宇宙之大，俯察品类之盛，所以游目骋怀，足以极视听之娱，信可乐也。

    夫人之相与，俯仰一世，或取诸怀抱，晤言一室之内；或因寄所托，放浪形骸之外。

虽取舍万殊，静躁不同，当其欣于所遇，暂得于己，快然自足，不知老之将至。

及其所之既倦，情随事迁，感慨系之矣。

向之所欣，俯仰之间，已为陈迹，犹不能不以之兴怀。

况修短随化，终期于尽。

古人云：

“死生亦大矣。

”岂不痛哉！

    每览昔人兴感之由，若合一契，未尝不临文嗟悼，不能喻之于怀。

固知一死生为虚诞，齐彭殇为妄作。

后之视今，亦犹今之视昔。

悲夫！

故列叙时人，录其所述，虽世殊事异，所以兴怀，其致一也。

后之览者，亦将有感于斯文。