计算机组成原理复习知识总结.docx

计算机组成原理复习知识总结.docx

《计算机组成原理复习知识总结.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习知识总结.docx（19页珍藏版）》请在冰豆网上搜索。

计算机组成原理复习知识总结

第1章计算机系统概论

1.1.1计算机的软硬件概念

硬件：

构成计算机系统的设备实体--——物质基础

软件：

各类程序和文件---硬件功能的完善与扩充

1.1.2计算机系统的层次结构

虚拟机：

通过配置软件扩充机器功能后所形成的一台计算机

编译（translation）：

将编写的源程序中全部语句一次全部翻译成机器语言程序后，再执行机器语言程序

解释（interpretation）：

将源程序的一条语句翻译成机器语言后，立即执行它，然后再翻译执行下一条语句。

即边解释边执行，不生成目标代码。

1.2计算机的基本组成

1.2.1冯·诺依曼计算机的特点

计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成。

指令和数据均用二进制代码表示。

指令和数据都存放于存储器中，并可按地址访问。

指令由操作码和地址码组成。

指令在存储器内按顺序存放。

机器以运算器为中心。

（1）运算器

组成：

算术逻辑部件ALU：

完成各种运算功能，核心部件为加法器。

寄存器组：

存放数据,三个基本寄存器：

累加器（ACC）、乘商寄存器（MQ）、操作数寄存器（X）。

（2）主存储器

主存（内存）的组成：

存储体、各种逻辑部件及控制电路。

存储体→存储单元→存储元件（存储元）

存储字：

一个存储单元存储的一串二进制代码。

存储字长：

一个存储字所含二进制代码的个数。

主存的工作方式：

按地址存取

MAR（存储器地址寄存器）：

位数由存储单元的个数决定。

MDR（存储器数据寄存器）：

其位数与存储字长相等。

（3）控制器

取指分析执行

控制器的组成：

PC（程序计数器）、IR（指令寄存器）CU（控制单元）

（4）I/O

I/O子系统包括各种外部设备及相应接口

1.3计算机硬件的主要技术指标

1.3.1机器字长

机器字长：

CPU一次能处理的数据的位数，通常与寄存器的位数有关。

1.3.2存储容量

包括主存和辅存容量。

主存容量：

主存中存放二进制代码的总数（bit）

存储容量=存储单元个数*存储字长

1.3.3运算速度

常用的衡量单位：

1）主频（MHz）：

CPU的时钟频率，即一秒钟内所含的时钟周期数。

2）执行一条指令所需要的时钟周期数（CPI）。

3）每秒平均运行指令条数（MIPS，百万条指令每秒）

4）每秒浮点运算次数（MFLOPS，百万次浮点运算每秒）

第二章计算机的发展及应用

2.1.1计算机的产生和发展

2.2计算机的应用

2.2.1科学计算和数据处理

2.2.2工业控制和实时控制

2.2.3网络技术的应用

2.2.4虚拟现实

2.2.5办公自动化和管理信息系统

2.2.6CAD/CAM/CIMS（计算机集成制造系统）

2.2.7多媒体技术

2.2.8人工智能

第3章系统总线

3.1总线的基本概念

五大部件之间的互连方式：

分散连接：

各部件之间通过单独的连线相连；

总线连接：

各部件连到一组公共信息传输线上。

总线（BUS）：

连接多个部件的信息传输线，是各部件共享的传输介质。

（共享性、分时性）

3.2总线的分类

3.2.1片内总线

片内总线：

芯片内部的总线，又称为元件级总线。

3.2.2系统总线

系统总线：

计算机内各大部件之间的总线。

又叫板级总线或板间总线

1.数据总线

数据总线（DB）：

用来传输各部件间的数据信息。

双向传输总线

数据总线宽度：

指数据总线的条数，与机器字长、存储字长有关

2.地址总线

地址总线（AB）：

用来传输地址信息。

地址线的位数与存储单元个数有关

3.控制总线

控制总线（CB）：

用来发出控制信号的传输线

3.2.3通信总线

通信总线：

用于计算机系统之间，或计算机系统与其他系统（如控制仪表、移动通讯等）之间的通信。

串行通信、并行通信

3.3总线特性及性能指标

总线特性：

机械特性、电气特性、功能特性、时间特性

3.3.2总线性能指标

3.4总线结构

3.4.1单总线结构

单总线结构：

使用一条单一的系统总线来连接CPU、主存和I/O设备。

3.4.2多总线结构

3.5总线控制

总线上所连接的设备，按其对总线有无控制功能，分为：

主设备、从设备

按照仲裁控制机构的位置不同，分为：

集中式仲裁、分布式仲裁。

集中式控制有三种优先权仲裁方式：

链式查询、计数器定时查询、独立请求方式

3.5.2总线通信控制

总线在完成一次传输周期时，分为四个阶段：

申请分配阶段→寻址阶段→传数阶段→结束阶段

1.同步通信：

通信双方由统一时标控制数据传送

2.异步通信：

不互锁方式

半互锁方式

全互锁方式

3.半同步通信

4.分离式通信

第4章存储器

4.1概述

4.1.1存储器分类

1.按存储介质分类

（1）半导体存储器—易失性存储器

优点：

体积小、功耗低、存取时间短。

缺点：

断电时，所存信息也随即丢失。

1.双极型2.MOS型

（2）磁表面存储器—非易失性存储器。

特点：

容量大、价格低、存取速度慢，多用作辅助存储器

（3）磁芯存储器

（4）光盘存储器

特点：

非易失性，记录密度高、耐用性好、可靠性高、可互换性强。

2.按存取方式分类

（1）随机存储器（RAM）—主存

静态RAM（SRAM）：

用触发器原理寄存信息（非破坏性读出）

动态RAM（DRAM）：

用电容充放电原理寄存信息（破坏性读出）

（2）只读存储器ROM

分类：

掩膜型只读存储器（MPROM）

可编程只读存储器（PROM）

可擦除可编程只读存储器（EPROM）

电可擦除可编程只读存储器（EEPROM）

快擦型存储器（FlashMemory）

（3）串行访问存储器

顺序存取（SAM）、直接存取（DAM）

3.按在计算机中的作用分类

（1）主存储器

可和CPU直接交换信息。

大多为MOS型半导体存储器

（2）辅助存储器

是主存的后援，不能和CPU直接交换信息。

（3）缓冲存储器

4.1.2存储器的层次结构

现代计算机采用Cache--主存--辅存的三层次存储系统

4.2主存储器

2.主存的技术指标

（1）存储容量

（2）存储速度

（3）存储器的带宽：

表示每秒从存储器进出信息的最大数

为提高带宽，可采用以下措施：

缩短存取周期、增加存储字长、增加存储体

4.2.2半导体存储芯片简介

译码驱动方式：

线选法（小容量存储器）、重合法

4.2.3随机存储器（RAM）

静态RAM：

利用双稳态触发器来保存信息，只要不断电，信息是不会丢失的。

动态RAM：

利用电容存储电荷来保存信息，使用时需不断给电容充电才能使信息保持。

2.动态RAM芯片（DRAM）

需要周期地对电容进行充电，以补充泄漏的电荷，这就叫再生或刷新。

刷新周期（再生周期）：

上一次刷新结束到下一次对整个存储器全部刷新一遍的时间间隔。

刷新过程的实质：

是先将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程。

刷新方式

集中式刷新

在一个刷新周期（2ms）内集中安排一段时间逐行进行刷新，此刻停止读写操作。

分散式刷新

对每行存储单元的刷新分散到每个存取周期内完成。

将一个存取周期分成两段，前半段用于正常读写或保持，后半段用于刷新。

优点：

不存在“死区”，控制较简单。

缺点：

刷新动作过于频繁，系统速度损失一半。

异步式刷新

是前两种方式的结合。

3.动态RAM与静态RAM的比较

4.2.5存储器与CPU的连接

存储容量的扩展，通常分为：

位扩展：

增加存储字长。

字扩展：

增加存储器字的数量。

4.2.7提高访存速度的措施

寻找高速元件—选用存取周期小的芯片，整个存储器的速度便可提高

采用层次结构—主存-cache层。

调整主存的结构—并行主存结构。

4.3高速缓冲存储器（Cache）

程序访问的局部性原理

CPU在执行程序时，在一定时间内，只是对局部范围的主存地址频繁访问，而对此范围外的地址甚少访问。

原因：

指令和数据地址分布的相对簇聚。

指令连续存放

数据，特别是数组连续存放

有些指令和数据往往会被多次调用，如：

子程序、循环。

根据此原理，只要将CPU近期要访问的数据，提前送到Cache，就可使CPU在一定时间内只访问Cache。

2.Cache的工作原理

命中率：

指CPU要访问的信息已在Cache内的比率。

影响Cache命中率的重要因素：

容量、块长

3.Cache的基本结构

组成：

Cache存储体、地址映象机构、Cache替换机构

（4）Cache的读/写操作

写操作：

写直达法、写回法

4.Cache的改进

（1）单一缓存和两级缓存（片内缓存、片外缓存）

（2）统一缓存和分开缓存

4.3.2Cache-主存地址映象

地址映象：

由主存地址映象到Cache地址。

基本的地址映像方式：

直接映象、全相联映象、组相联映象

1.直接映像i=jmodC（C=2c）

i是cache的字块号，j是主存的字块号，C为缓存块数。

优点：

实现简单。

缺点：

主存块与缓存块的对应关系固定，不够灵活

Cache空间的得不到充分利用，命中率降低。

2.全相联映像

允许主存中的每一个字块映像到Cache中的任何一个字块位置上

主存地址的高m位（t+c）全部作为主存字块标记

特点：

它是最灵活但成本最高的一种方式。

3.组相连映像

把Cache字块分为Q组，每组包含R个字块，则组相联映像函数为：

i为缓存的组号，j为主存的块号

主存的第j块映象可到Cache的第i个组内的任一块（0~R-1）

组间为直接映像，而组内为全相联映像。

4.3.3替换算法

先进先出（FIFO）算法、最近最少使用（LRU）算法、随机法

4.4辅助存储器

第5章输入输出系统

5.1概述

5.1.1输入输出系统的发展概况

1.早期阶段

2.接口模块和DMA阶段

3.具有通道结构的阶段

4.具有I/O处理机的阶段

5.1.2输入输出系统的组成

输入输出系统由两部分组成：

I/O软件、I/O硬件

5.1.3I/O设备与主机的联系方式

编址方式：

（1）统一编址

（2）独立编址

寻址方式

传送方式：

并行传送、串行传送

联络方式

连接方式：

辐射式、总线式

5.1.4I/O与主机信息传送的控制方式

程序查询方式、程序中断方式、直接存储器存取方式（DMA）、I/O通道方式、I/O处理机方式

5.2外部设备

5.2.2输入设备

1.键盘2.鼠标器（机械式、光电式）3.触摸屏

5.2.3输出设备

1.显示器2.打印设备（硬拷贝设备）

5.3I/O接口

I/O接口：

主机与外设之间设置的一个硬件电路，及其相应的软件控制。

端口：

接口中的一组寄存器（数据端口、控制端口、状态端口）

5.3.2接口的功能和组成

选址功能、传送命令功能、传送数据的功能、反映I/O设备工作状态的功能

5.3.3接口类型

按数据传送方式分：

并行接口、串行接口

按功能选择的灵活性分：

可编程接口、不可编程接口

按通用性分：

通用接口、专用接口

按数据传送的控制方式分：

程序型接口、DMA接口

5.5程序中断方式

中断处理过程经历五个阶段：

中断请求、中断判优、中断响应、中断服务、中断返回

5.5.5中断服务程序的流程

保护现场、中断服务、恢复现场、中断返回

5.6DMA方式

5.6.1DMA传送方式

DMA控制器与CPU分时使用主存，通常有以下三种方法

（1）停止CPU访问主存

（2）周期挪用

（3）DMA与CPU交替访