计算机组成原理期末冲刺.docx
《计算机组成原理期末冲刺.docx》由会员分享，可在线阅读，更多相关《计算机组成原理期末冲刺.docx（21页珍藏版）》请在冰豆网上搜索。
计算机组成原理期末冲刺
1.DRAM依靠MOS栅极电容存储信息，电容上的电荷会慢慢泄漏，因此，每隔一定得时间，需要对存储的信息进行重新写入，这个过程称为刷新。
3.列举CPU中5个主要寄存器的名称及功能：
（1）指令寄存器（IR）：
用来保存当前正在执行的一条指令。
（2）程序计数器（PC）：
用来确定下一条指令的地址。
（3）地址寄存器（AR）：
用来保存当前CPU所访问的内存单元的地址。
（4）缓冲寄存器（DR）：
<1>作为CPU和内存、外部设备之间信息传送的中转站。
<2>补偿CPU和内存、外围设备之间在操作速度上的差别。
<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。
（5）通用寄存器（AC）：
当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。
（6）状态条件寄存器：
保存由算术指令和逻辑指令运行或测试的结果建立的各种条
件码内容。
除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。
5.外围设备的I/O控制方式分类及特点：
（1）程序查询方式：
CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单
（2）程序中断方式：
一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。
（3）直接内存访问（DMA）方式：
数据传输速度很高，传输速率仅受内存访问时间的限制。
需更多硬件，适用于内存和高速外设之间大批交换数据的场合。
（4）通道方式：
可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。
（5）外围处理机方式：
通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。
33.简单介绍计算机硬件系统的组成及各部件功能。
计算机硬件系统由：
运算器、控制器、存储器、I/O设备组成。
（1分）
运算器：
完成算数和逻辑运算。
（1分）
控制器：
根据指令的要求控制和协调其他部件工作。
（1分）
存储器：
存储程序和数据。
（1分）
输入设备：
将外部信息以一定格式输入到计算机系统。
（0.5分）
输出设备：
将计算机系统的信息提供给外部设备。
（0.5分）
35.提高存储器速度可采用哪些措施，请说出至少五种措施。
措施有：
①采用高速器件②采用cache（高速缓冲存储器）
③采用多体交叉存储器④采用双端口存储器⑤加长存储器的字长。
1.什么是溢出？
如何判断浮点运算时的溢出？
运算结果超出机器数所能表示的范围时，称为溢出。
检测方法：
单符号位判别法、进位位判别法、双符号位判别法。
2.DRAM存储器为什么要进行刷新？
简述几种常用的刷新方式。
（5分）
DRAM利用电容存储电荷的原理保存刷新，但随着时间增加，电容会漏电，使存储的信息丢失，因此需要刷新对动态存储器要每隔一定时间给全部基本存储元的存储电容补充一次电荷。
包括集中式刷新、分布式刷新、异步刷新方式。
2.指令就是要计算机执行某种操作的命令
一台计算机中所有机器指令的集合，称为这台计算机的指令系统。
37.什么是RISC？
RISC指令系统的特点是什么（至少写出4个）？
RISC是精简指令系统计算机（1分）。
它有以下特点：
1）选取使用频率最高的一些简单指令。
2）指令长度固定。
3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
4）大部分指令在一个机器周期内完成。
5）CPU中通用寄存器数量多。
6）以硬布线控制为主，不用或少用微指令码控制。
7）指令以流水方式执行
8）一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。
4.DMA：
直接存储器访问，即存储器与I/O设备之间不通过CPU直接进行数据传送。
方式有：
停止CPU访内、周期挪用、DMA与CPU交替访内
34.简要描述外设进行DMA操作的过程及DMA方式的主要优点。
（1）外设发出DMA请求；
（2）CPU响应请求，DMA控制器从CPU接管总线的控制；（3）由DMA控制器执行数据传送操作；（4）向CPU报告DMA操作结束。
主要优点是数据数据速度快
36.请说明指令周期、机器周期、时钟周期之间的关系。
指令周期是完成一条指令所需的时间。
包括取指令、分析指令和执行指令所需的全部时间。
（2分）
机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。
（2分）
时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。
一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。
38.一个计算机系统中的总线，大致分为哪几类？
一个计算机系统中的总线分为三类：
同一部件如CPU内部连接各寄存器及运算部件之间的总线，称内部总线。
（2分）
同一台计算机系统的各部件，如CPU、内存、通道和各类I/O接口间互相连接的总线，称为系统总线。
（2分）
多台处理机之间互相连接的总线，称为多机系统总线。
33.说明计数器定时查询工作原理
总线上的任一设备要求使用总线时，通过BR线发出总线请求。
（1分）
总线控制器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。
（2分）
每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备相一致时，该设备置“1”BS线，获得总线使用权，此时中止计数查询。
35.简述通道的基本功能
（1）接受CPU的输入输出操作命令，并按命令控制外围设备。
（1分）
（2）从内存中读取通道程序执行，控制外设各种操作。
（1分）
（3）控制数据在内存和外设间进行传输。
（1分）
（4）读取外设的状态信息，并提供给CPU或保存在内存中。
（1分）
（5）向CPU发出中断请求。
37.解释指令、微指令及其关系。
指令，即指机器指令。
每一条指令可以完成一个独立的算术运算或逻辑运算操作。
控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而一组实现一定操作功能的微命令的组合，构成一条微指令。
许多条微指令组成的序列构成了微程序，微程序则完成对指令的解释执行。
38.集中式仲裁有几种方式？
链式查询方式、计数器定时查询方式、独立请求方式
34．页式虚拟存储器中，页面不能太大，也不能太小，为什么？
通常页面大小为多大？
页面太小，则页表的行数会增加，从而页表会增大，页表也占用内存空间，所以内存的利用率会降低。
页面太大，则每个程序的最后部分不可能都会使用整个页面，平均浪费1/2页面空间，当页面太大时，也会造成主存的利用率降低，同时，页面太大，则所存放的页就少，命中率也会降低。
通常页面大小为：
4K~64K。
3.在微程序控制器中，微操作控制信号的形成与哪些信号有关？
（1）时序信号：
用来保证机器各个功能部件有节奏的进行信息传递、加工和存储等
（2）操作码译码输出：
按照指令的要求和时序产生各种控制信号，控制各部件操作，完成指令功能。
（3）各部件反馈信号：
对运算和处理的结果进行反馈。
指令译码器的输出信号、执行部件的反馈信息、时序发生器的时序信号。
微指令的基本格式是什么？
其基本格式中每一部分有何作用？
微指令周期与CPU周期有何关系？
机器指令与微指令有何关系？
答：
（1）微指令的基本结构由“操作控制部分”和“顺序控制部分”组成。
操作控制部分发出管理和指挥全机工作的控制信号，其每一位或多个的不同组合表示一个微命令；顺序控制部分决定产生下一条微指令的地址。
（2）微指令周期时间与CPU周期时间相等。
也即执行一条微指令的时间等于一个机器周期时间。
（3）一条机器指令对应一个微程序，一个微程序由若干条微指令组成，因此一条机器指令的功能是由若干条微指令实现的，或者说一条机器指令对应多条微指令。
34.简述微程序控制的基本思想。
把指令执行的所有控制信号放在一个存储器中，需要时从这个存储器读取（1分）。
一条指令的功能通常用许多条微指令实现这个微指令序列称为微程序。
（2分）
计算机运行时，一条一条读出这些微指令，从而产生各种操作的控制信号。
4.简述中断处理过程。
（1）设备提出中断请求
（2）当一条指令执行结束时CPU响应中断（3）CPU设置“中断屏蔽”标志，不再响应其它中断请求（4）保存程序断点（PC）（5）硬件识别中断源（转移到中断服务子程序入口地址）（6）用软件方法保存CPU现场（7）为设备服务（8）恢复CPU现场（9）“中断屏蔽”标志复位，以便接收其它设备中断请求（10）返回主程序
1.求–1100100的反码、补码和移码（用8位二进制数表示，符号位1位）
[–1100100]反=1,0011011（2分）
[–1100100]补=1,0011100（2分）
[–1100100]移=0,0011100（1分）
1. 已知X＝13/16和Y＝－11/16，用双符号位计算X-Y，同时指出运算结果是否溢出。
两个符号位不一致,溢出
31.设x=0.1010，y=-0.0011用8位补码运算完成x+y。
[x]补=0.1010000（0.5分）
[y]补=1.1101000（0.5分）
[x]补+[y]补=0.1010000+1.1101000=0.0111000=[x+y]补（1分）
[x]补+[-y]补=0.1010000+0.0011000=0.110100（1分）
所以x+y=0.0111（1分）,x-y=0.1101（1分）
3.设浮点数的阶码和尾数均用补码表示，X＝2－101×0.101100，Y＝2－100×（－0.101000），按照浮点数的运算规则计算X＋Y。
阶码尾数
[X]浮=111010.101100
[Y]浮=111111.000100
对阶EY-EX=10则x尾数右移，阶码+1
[X’]浮=11111;0.001011
尾数加减：
[Mx’]+[My’]=00.001011+11.000100=11.00111
[x+y]浮=11111；11.001111
X+Y=-0.110001*2+000
32.设x=0.1100，y=-0.0010，用8位补码运算完成x+y。
[x]补=0.1100000（0.5分）
[y]补=1.1110000（0.5分）
[x]补+[y]补=0.1100000+1.1110000=0.1010000=[x+y]补（1分）
[x]补+[-y]补=0.1010000+0.0011000=0.1110000（1分）
所以x+y=0.1010（1分）,x-y=0.111（1分）
31.设x=-65,y=-97,采用双符号位8位补码完成x+y；并说明结果情况。
[x]补=10111111（0.5分）
[y]补=10011111（0.5分）
双符号位为：
[x]补=110111111（0.5分）
[y]补=110011111（0.5分）
[x]补+[y]补=110111111+110011111=101011110（1分）
因为结果双符号位为10，表示溢出。
（2分）
2.设机器数字长为8位（含1位符号位），且A=–97，B=+41，用双符号位补码求A–B，并判断是否产生溢出？
产生溢出。
3.设浮点数的阶码和尾数均用补码表示，X＝0.1101×210，Y＝0.1011×201，按照浮点数的运算规则计算X＋Y（除阶符、数符外，阶码取3位，尾数取6位）。
[x]补=00,010;00.110100[y]补=00,001;00.101100
32.假设浮点数的尾数为5位补码表示（包含符号位），阶码用4位补码表示。
用浮点数加法流程计算0.5和-0.4375的和。
0.5=0.1000*20000（1分）
-0.4375=-0.1110*2-1=1.0010*21111（1分）
对阶
1.0010*21111=1.1001*20000（1分）
位数相加
1.1.1001*20+0.1000*20=0.0001*20（1分）
规格化
0.0001*20=0.1000*2-3（1分）
舍入
数据尾数适合5位数据，不需要舍入。
32.将十进制数354转换成二进制数、八进制数、十六进制数和BCD数。
（1）（354）10=（162.A）16
（2）（354）10=（101100010.1010）2
（3）（354）10=（542.5）8
（4）（354）10=（001101010100.011000100101）BCD
31.将十进制数231转换成二进制数、八进制数、十六进制数和BCD数。
（1）（231）10=（E7）16（1分）
（2）（231）10=（11100111）2（1分）
（3）（231）10=（347）8（1分）
（4）（231）10=（001000110001）BCD
2.已知X＝0.10010，Y＝－0.10101，用原码一位乘法计算X×Y，要求写出详细的运算过程。
4.已知X＝0.1110，Y＝0.1101，用原码一位乘法求X×Y，要求写出详细的运算过程。
乘积的符号位x0y0=00=0
则[x•y]原=0.10110110
4.某计算机字长16位，运算器为16位，有16个通用寄存器，8种寻址方式，主存128字，指令中操作数的地址码由寻址方式字段和寄存器号字段组成，指令字长采用固定字长16位。
试问
（1）单操作数指令最多有多少条？
（2）双操作数指令最多有多少条？
（3）假设只能采用单操作数进行直接寻址，并且操作码8位，则直接寻址的范围有多大？
（4）单操作数的变址寻址方式中，操作码10位，则变址寻址的范围有多大？
（5）假设只能采用单操作数进行立即数寻址，并且操作码4位，立即数采用补码表示，则立即数的范围是什么？
（1）512
（2）4（3）25（4）216（5）-29~29-1
某计算机有4台硬磁盘机，每台有6片磁盘，每片有两面，存储区域内径22cm，外径33cm，道密度40道/cm,每道有64个扇区，内层位密度400位/cm，转速2400转/分，问：
（1）该盘共有多少柱面？
（2）一台磁盘存储容量是多少？
（3）数据传输率是多少？
（4）平均等待时间是多少？
（5）给出磁盘地址格式方案？
（1）40*（33-22）/2=220共有220个圆柱面（2分）
（2）内层磁道周长=2*3.1415926*11=69.08cm
每道信息量=400*69.08=27632位=3454B
每面信息量=3454*220=759880B
硬盘总容量=759880B*10=7.25MB（2分）
（3）数据传输率=2400*3454=13816B/s（2分）
（4）平均等待时间=60*1/2400/2=12.5ms（2分）
（5）
1918171413650
磁盘机号
磁面号
磁道号
扇区号
40.设某台计算机有100条指令：
（1）采用固定长度操作码，试设计其操作码编码及平均码长。
（2）假设100条指令中有10条使用概率为90%，其余指令使用概率为10%。
采用不等长指令试设计一种编码方案和平均长度。
（1）采用固定长度操作码需要7位操作码。
编码从0000000~1100011。
平均码长为7位（4分）
（2）不等长指令编码方案0000~1001十个常用指令
10100000~11111001剩余90个不常用指令（4分）
平均指令长度=4*90%+8*10=4.4位（2分）
假设机器字长16位，单操作数指令格式如下:
OP
M
D
538
其中：
D为形式地址，补码表示（包括一位符号位）
M为寻址方式：
M=0立即寻址
M=1直接寻址（此时D为无符号数）
M=2间接寻址
求：
（1）该指令格式能定义多少种不同操作？
（2）M=0时操作数的范围是多少？
（3）M=1时能访问的最大主存区为多少机器字？
（4）M=2时能访问的最大主存区为多少机器字？
（5）若地址码长6位，指令分为无操作数、单操作数、双操作数三类，双操作数指令有A条，无操作数指令有B条，单操作数指令最多可有多少条？
（1）该指令格式能定义：
25=32种不同操作（2分）
（2）M=0时操作数的范围是：
-128~+127（2分）
（3）M=1时能访问的最大主存区为：
28=256个机器字（2分）
（4）M=2时能访问的最大主存区为：
28．28=64K个机器字（2分）
（5）单操作数指令最多可有：
（16-A）*26—B/26条
若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，写出该机器的指令格式。
解：
2N>54的最小整数是6，所以操作码需用6位。
（2分）
210=1K，所以操作数地址码需用10位。
（2分）
格式如下
6101010
OP
D1
D2
D3
（2分）
OP:
操作码6位
D1：
第一操作数地址，10位
D2：
第二操作数地址，10位
D3：
第三操作数地址，10位
1.某机器有8条微指令I1-I8，每条指令所包含的微命令如表所示。
其中a-i分别对应9中不同性质的微指令。
假设一条微指令的控制字段仅限为7位，请安排微指令的控制字段格式，并将全部微指令代码化。
微指令
微命令
a
b
c
d
e
f
g
h
i
I1
I2
I3
I4
I5
I6
I7
I8
（1）采用字段编码法和直接控制法相结合安排控制字段格式（2分）
（2）把互斥的微命令b、c、f放在字段1,e、g、h放在字段2，实行字段编码，兼容的微命令a、d、i放在不同的段内，操作控制字段格式如下：
（2分）
a
d
i
字段1
字段2
a,d,i各占1位，字段1，字段2，各占2位，共7位
（3）字段1译码器输出的微命令为：
00无，01b，10c，11f（1分）
字段2译码器输出的微命令为：
00无，01e，10g，11h（1分）
（4）8条微指令代码为
I1：
0110110I2：
1101110I3：
0000111I4：
1011001I5：
0010010I6：
1001100
I7：
0111000I8：
1000111
某计算机有8条微指令I1~I8，每条微指令所包含的微命令如下表所示：
微指令
微命令
a
b
c
d
e
f
g
h
i
J
I1
∨
∨
∨
∨
∨
I2
∨
∨
∨
∨
I3
∨
∨
I4
∨
I5
∨
∨
∨
∨
I6
∨
∨
∨
I7
∨
∨
∨
I8
∨
∨
∨
其中：
a~j对应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，试安排微指令控制字段格式，并将全部微指令代码化。
（1）采用字段编码法和直接控制法相结合安排控制字段格式
（2）把互斥的微命令b、i、j放在字段1,e、f、h放在字段2，实行字段编码，兼容的微命令a、c、d、g放在不同的段内，操作控制字段格式如下：
无bij
无efh
a
c
d
g
字段1
字段2
a,c,d,g各占1位，字段1，字段2，各占2位，共8位，
（3）字段1译码器输出的微命令为：
00无，01b，10i，11j（1分）
字段2译码器输出的微命令为：
00无，01e，10f，11h（1分）
（4）8条微指令代码为I1：
11100101I2：
10110010I3：
00000111I4：
01000000I5：
01011001I6：
10001111I7：
01100011I8：
10000111
CPU结构如图B9.1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
（1）标明图中四个寄存器的名称。
（2）简述指令从主存取到控制器的数据通路。
（3）简述数据在运算器和主存之间进行存/取访问的数据通路。
答：
（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，d为程序计数器PC。
（2）主存M→缓冲寄存器DR→指令寄存器IR→操作控制器。
（3）存储器读：
M→DR→ALU→AC
存储器写：
AC→DR→M
2.设某一计算机系统的存储器需要2KBRAM和8KBROM，分别用2114（1K*4）的ROM芯片和2716（2K*8）的RAM芯片构成。
要求ROM地址从1000H开始，RAM地址从3000H开始。
完成：
（1）计算各种芯片个数。
（2）给出每个芯片的地址分配表。
（3）完成硬件连线原理图。
需要RAM芯片个数：
（2K×8）/（1K×4）=4片（1分）
需要ROM芯片个数：
（8K×8）/（2K×8）=4片（1分）
（2）第一个ROM芯片：
0001000000000000
……
0001011111111111
第二个ROM芯片：
0001100000000000
……
0001111111111111
第三个ROM芯片：
0010000000000000
……
0010011111111111
第四个ROM芯片：
0010100000000000
……
0010111111111111
第一组RAM芯片：
0011000000000000
……
0011001111111111
第二组RAM芯片：
0011010000000000
……
0011011111111111（3分）
（3）连线图（5分）
一个4K*16位的存储器，由2K*8位的DRAM存储芯片构成，问：
需要多少块DRAM芯片？
设计此存储器的组成框图，并注明与CPU的主要连接（注明地址线、数据线、片选线、读写控制线的连接）。
（1）需要的芯片数=4*16/（2*8）=4（2分）
组成示意图如下：
2.用4K*16位的SRAM芯片构成16K*32位的存储器，地址从0000H开始。
问：
（1）需要多少芯片?
（2）地址线和数据线分别多少位？
（3）写出各芯片的地址分配范围?
（4）画
升级会员 