数字电子技术基础试题选择.docx
《数字电子技术基础试题选择.docx》由会员分享，可在线阅读，更多相关《数字电子技术基础试题选择.docx（21页珍藏版）》请在冰豆网上搜索。
数字电子技术基础试题选择
二、选择题：
（选择一个正确的答案填入括号内，每题3分，共30分）
1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：
（C）图。
图1
2.下列几种TTL电路中，输出端可实现线与功能的电路是（D）。
A、或非门B、与非门
C、异或门D、OC门
3.对CMOS与非门电路，其多余输入端正确的处理方法是（D）。
A、通过大电阻接地（>1.5KΩ）B、悬空
C、通过小电阻接地（<1KΩ）D、通过电阻接VCC
4.图2所示电路为由555定时器构成的（A）。
A、施密特触发器B、多谐振荡器
C、单稳态触发器D、T触发器
5.请判断以下哪个电路不是时序逻辑电路（C）。
图2
A、计数器B、寄存器
C、译码器D、触发器
6．下列几种A/D转换器中，转换速度最快的是（A）。
A、并行A/D转换器B、计数型A/D转换器
C、逐次渐进型A/D转换器D、双积分A/D转换器
7．某电路的输入波形uI和输出波形uO如图3所示，则该电路为（C）。
图3
A、施密特触发器B、反相器
C、单稳态触发器D、JK触发器
8．要将方波脉冲的周期扩展10倍，可采用（C）。
A、10级施密特触发器B、10位二进制计数器
C、十进制计数器D、10位D/A转换器
9、已知逻辑函数
与其相等的函数为（D）。
A、
B、
C、
D、
10、一个数据选择器的地址输入端有3个时，最多可以有（C）个数据信号输出。
A、4B、6C、8D、16
1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：
（D）
A、m1与m3B、m4与m6
C、m5与m13D、m2与m8
2、L=AB+C的对偶式为：
（B）
A、A+BC；B、（A+B）C；C、A+B+C；D、ABC；
3、半加器和的输出端与输入端的逻辑关系是（D）
A、与非B、或非C、与或非D、异或
4、TTL集成电路74LS138是３/８线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出：
为（B）。
5、属于组合逻辑电路的部件是（A）。
A、编码器B、寄存器C、触发器D、计数器
6．存储容量为8K×8位的ROM存储器，其地址线为（C）条。
A、8B、12C、13D、14
C）V。
A、1.28B、1.54C、1.45D、1.56
8、T触发器中，当T=1时，触发器实现（C）功能。
A、置1B、置0C、计数D、保持
9、指出下列电路中能够把串行数据变成并行数据的电路应该是（C）。
A、JK触发器B、3/8线译码器
C、移位寄存器D、十进制计数器
10、只能按地址读出信息，而不能写入信息的存储器为（B）。
A、RAMB、ROMC、PROMD、EPROM
1．以下式子中不正确的是（C）
a．1?
A＝A
b．A＋A=A
c．
d．1＋A＝1
2．已知
下列结果中正确的是（C）
a．Y＝A
b．Y＝B
c．Y＝A＋B
d．
3．TTL反相器输入为低电平时其静态输入电流为（C）
a．－3mA
b．＋5mA
c．－1mA
d．－7mA
4．下列说法不正确的是（C）
a．集电极开路的门称为OC门
b．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）
c．OC门输出端直接连接可以实现正逻辑的线或运算
d利用三态门电路可实现双向传输
5．以下错误的是（B）
a．数字比较器可以比较数字大小
b．实现两个一位二进制数相加的电路叫全加器
c．实现两个一位二进制数和来自低位的进位相加的电路叫全加器
d．编码器可分为普通全加器和优先编码器
6．下列描述不正确的是（A）
a．触发器具有两种状态，当Q=1时触发器处于1态
b．时序电路必然存在状态循环
c．异步时序电路的响应速度要比同步时序电路的响应速度慢
d．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象
7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态为（B）
a．“110”b．“100”c．“010”d．“000”
8、下列描述不正确的是（A）
a．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b．寄存器只能存储小量数据，存储器可存储大量数据。
c．主从JK触发器主触发器具有一次翻转性
d．上面描述至少有一个不正确
9．下列描述不正确的是（B）
a．EEPROM具有数据长期保存的功能且比EPROM使用方便
b．集成二—十进制计数器和集成二进制计数器均可方便扩展。
c．将移位寄存器首尾相连可构成环形计数器
d．上面描述至少有一个不正确
1．将代码8421转换为二进制数（B）。
A、（01000011）2B、（01010011）2
C、（）2D、（）2
2．函数
的对偶式为（A）。
A、（
B、
；
C、
D、
3．有符号位二进制数的原码为（11101），则对应的十进制为（C）。
A、-29B、+29C、-13D、+13
4．逻辑函数
的最简的与或式（B）。
A、AC+BD；B、
C、AC+BD、A+BD
5．逻辑函数的F=
的标准与或式为（A）。
A、
B、
C、
D、
6．逻辑函数Y（A，B，C）=
的最简与或非式为（A）。
A、
B、
C、
D、
7．逻辑函数Y（A，B，C，D）=
其约束条件为AB+AC=0则最简与或式为（A）。
A、
B、
；
C、
D、
8．下图为TTL逻辑门，其输出Y为（A）。
A、0B、1C、
D、
9．下图为OD门组成的线与电路其输出Y为（A）。
A、1B、0C、
D、
10．下图中触发器的次态方程Qn+1为（A）。
A、AB、0C、QnD、
n
11．RS触发器要求状态由0→1其输入信号为（A）。
A、RS=01B、RS=×1C、RS=×0D、RS=10
12．电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT为（A）。
A、4VB、6VC、8VD、12V
13．为了将三角波换为同频率的矩形波，应选用（B）。
A、施密特触发器B、单稳态触发器
C、多谐振器D、计数器
1.十进制数85转换为二进制数为（D）
A．1001011B．1010011C．1100101D．1010101
2.二进制数11011转换为十进制数为（B）
A．32B．27C．64D．128
4.8421BCD码110011．001表示十进制为（A）
A．33.2B．51.0125C．63.2D．51.2
5．在下列一组数中，与
相等的数是（C）
A．
B．（65）8C．
6．下列数码均代表十进制数6，其中按余3码编码的是（C）
A．0110；B．1100；C．1001
7．“异或”逻辑与以下哪种逻辑是非的关系（C）
A．“与”逻辑B．“或”逻辑C．“同或”逻辑
8．
与
两函数的关系为（C）
A．相同B．对偶C．反函数
9.n个变量，有多少个最小项（A）
A．2nB．2nC．n
10.利用三极管的截止状态和什么状态实现开关电路的断开和接通（C）
A．放大状态B．击穿状态C．饱和状态D．导通状态
11.TTL门电路是采用以下什么设计的门电路（A）
A．双极型三极管B．单极型MOS管C．二极管D．三态门
14.逻辑电路的分析任务是（D）
A．给定功能，通过一定的步骤设计出电路B．研究电路的可靠性
C．研究电路如何提高速度D．给定电路，通过一定的步骤说明电路的功能
15.组合逻辑电路不含有（A）
A．记忆能力的器件B．门电路和触发器C．门电路D．运算器
16.常用的一种3-8线译码器是（B）
A．74148B．74138C．7448D．74151
17.74138是（B）
A．时序逻辑器件B．组合逻辑器件C．定时器件D．整形器件
18.共阳型七段数码管各段点亮需要（C）
A．高电平B．接电源C．低电平D．接公共端
19.由门电路组成的全加器是（B）
A．时序逻辑器件B．组合逻辑器件C．脉冲逻辑器件D．以上答案都不正确
20.TTL门电路的工作电源一般是（B）
A．25vB．+5VC．3V—18V
22.输入100Hz脉冲信号，要获得10HZ的输出脉冲信号需要用多少进制计数器实现（B）
A．100进制B．10进制C．50进制D．5进制
23.时序逻辑电路设计的任务是（A）
A．给定功能，通过一定的步骤设计出时序电路B．研究电路的可靠性
C．研究电路如何提高速度D．给定电路，通过一定的步骤说明电路的功能
24.计数器是（A）
A．时序逻辑器件B．组合逻辑器件C．定时器件D．整形器件
25.以下何种电路具有记忆能力（C）
A．门电路B．组合逻辑电路C．时序逻辑电路D．多谐振荡电路
26.时序逻辑电路一般可以分两类，即（C）
A．组合逻辑电路和时序逻辑电路B．门电路和触发器
C．同步型和异步型D．模拟电路和数字电路
28．时序逻辑电路通常由门电路和（A）组成。
A．存储电路B．寄存器C．译码器
29.利用定时器555可以设计实现（B）
A．全加器B．多谐振荡器C．寄存器D．译码器
1、8421BCD码01101001.01110001转换为十进制数是：
（C）
A：
78.16B：
24.25C：
69.71D：
54.56
2、最简与或式的标准是：
（C）
A：
表达式中乘积项最多，且每个乘积项的变量个数最多B：
表达式中乘积项最少，且每个乘积项的变量个数最多
C：
表达式中乘积项最少，且每个乘积项的变量个数最少D：
表达式中乘积项最多，且每个乘积项的变量个数最多
3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：
（B）
ABCF
0000
0011
0101
0110
1001
1010
1100
1111
A：
消去1个表现形式不同的变量，保留相同变量
B：
消去2个表现形式不同的变量，保留相同变量
C：
消去3个表现形式不同的变量，保留相同变量表1
D：
消去4个表现形式不同的变量，保留相同变量
4、已知真值表如表1所示，则其逻辑表达式为：
（A）
A：
A⊕B⊕C
B：
AB+BC
C：
AB+BC
D：
ABC（A+B+C）
5、函数F（A，B，C）=AB+BC+AC的最小项表达式为：
（B）
A：
F（A,B,C）=∑m（0，2，4）
B：
F（A,B,C）=∑m（3，5，6，7）
C：
F（A,B,C）=∑m（0，2，3，4）
D：
F（A,B,C）=∑m（2，4，6，7）
6、欲将一个移位寄存器中的二进制数乘以（32）10需要（C）个移位脉冲。
A：
32B：
10C：
5D：
6
7、已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0是：
（C）
A：
：
：
：
8、要实现
，JK触发器的J、K取值应是：
（D）
A：
J=0，K=0B：
J=0，K=1C：
J=1，K=0D：
J=1，K=1
9、能够实现线与功能的是：
（B）
A：
TTL与非门B：
集电极开路门C：
三态逻辑门D：
CMOS逻辑门
10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过（ B）可转换为4位并行数据输出。
A：
8msB：
4msC：
8μsD：
4μs
11、表2所列真值表的逻辑功能所表示的逻辑器件是：
（C）表2
A：
译码器
B：
选择器
C：
优先编码器
D：
比较器
12、图1所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的C4S4S3S2S1结果是：
（A）
A：
11000
B：
11001
C：
10111
D：
10101
图1
A．（747.2）16B．（1E7.2）16C．（3D7.1）16D．（F31.2）16
2．和逻辑式
相等的式子是（A）
A．AC+BB．BCC．BD．
3．32位输入的二进制编码器，其输出端有（D）位。
A.256B.128C.4D.5
4．n位触发器构成的扭环形计数器,其无关状态数为个（B）
A．2n-nB．2n-2nC．2nD．2n-1
5．4个边沿JK触发器,可以存储（A）位二进制数
A．4B．8C．16
6．三极管作为开关时工作区域是（D）
A．饱和区+放大区B．击穿区+截止区
C．放大区+击穿区D．饱和区+截止区
7.下列各种电路结构的触发器中哪种能构成移位寄存器（C）
A．基本RS触发器B．同步RS触发器C．主从结构触发器
8．施密特触发器常用于对脉冲波形的（C）
A．定时B．计数C．整形
1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：
（D）
A．m1与m3B．m4与m6
C．m5与m13D．m2与m8
2．L=AB+C的对偶式为：
（B）
A.A+BCB.（A+B）CC.A+B+CD.ABC
3．属于组合逻辑电路的部件是（A）。
A．编码器B．寄存器C．触发器D．计数器
4．T触发器中，当T=1时，触发器实现（C）功能。
A．置1B．置0C．计数D．保持
5．指出下列电路中能够把串行数据变成并行数据的电路应该是（C）。
A．JK触发器B．3/8线译码器
C．移位寄存器D．十进制计数器
6．某电路的输入波形uI和输出波形uO下图所示，则该电路为（C）。
A．施密特触发器B．反相器
C．单稳态触发器D．JK触发器
7.三极管作为开关时工作区域是（D）
A．饱和区+放大区B．击穿区+截止区
C．放大区+击穿区D．饱和区+截止区
8．已知逻辑函数
与其相等的函数为（D）。
A.
B.
C.
D.
9.一个数据选择器的地址输入端有3个时，最多可以有（C）个数据信号输出。
A．4B．6C．8D．16
10.用触发器设计一个24进制的计数器，至少需要（D）个触发器。
A．3B．4C．6D．5
1．下列电路中不属于时序电路的是C。
A．同步计数器B．异步计数器C．组合逻辑电路D．数据寄存器
2．CT74LS290计数器的计数工作方式有C种。
A．1B．2C．3D．4
3．3线—8线译码器有A。
A．3条输入线，8条输出线B．8条输入线，3条输出线
C．2条输入线，8条输出线D．3条输入线，4条输出线
4．一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为D。
A．00111B．00101C．01000D．01001
5．若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为A。
A．A或B中有一个接1B．A或B中有一个接0
C．A和B并联使用D．不能实现
6.下列各种电路结构的触发器中哪种能构成移位寄存器（C）
A．基本RS触发器B．同步RS触
C．主从结构触发器D．SR锁存器
7．逻辑函数F（A,B,C）=AB+BC+AC'的最小项标准式为（D）。
A．F（A,B,C）=∑m（0,2,4）B．F（A,B,C）=∑m（1,5,6,7）
C．F（A,B,C）=∑m（0,2,3,4）D．F（A,B,C）=∑m（3,4,6,7）
8．设计一个把十进制转换成二进制的编码器，则输入端数M和输出端数N分别为（C）
A．M=N=10B．M=10，N=2C．M=10，N=4D．M=10，N=3
9．数字电路中的工作信号为（B）。
A．直流信号B．脉冲信号
C．随时间连续变化的电信号
10．L=AB+C的对偶式为：
（A）
A．A+BCB.（A+B）CC.A+B+CD．ABC
1．数字电路中的工作信号为（B）。
A．随时间连续变化的电信号B．脉冲信号C．直流信号
2．逻辑符号如图一所示，当输入
，输入B为方波时，则输出F应为（C）。
A．“1”B．“0”C．方波
3．逻辑图和输入A，B的波形如图二所示，分析在t1时刻输出F为（A）。
A．“1”B．“0”C．任意
4．图三逻辑电路为（A）。
A．与非门B．与门C．或门D．或非门
5．逻辑电路如图四所示，输入A＝0，B＝1，C＝1，则输出F1和F2分别为（D）。
A．
B．
C．
D．
6．
AB+BC+CA的“与非”逻辑式为（B）。
A．
B．
C．
7．逻辑电路如图五所示，其逻辑功能相当于一个（C）。
A．“与”非门B．“导或”门C．“与或非”门
图五
8．与二进制数相应的十进制数为（C）。
A．110B．）210C．170
9．时序逻辑电路中一定是含（A）
A．触发器B．组合逻辑电路C．移位寄存器D．译码器
10．用n个触发器构成计数器，可得到最大计数长度是（D）
A．nB．2nC．2nD．2n-1
1．已知某电路的真值表如下表所示，则该电路的逻辑表达式为（C）。
A．
B．
C．
D．
A
B
C
Y
A
B
C
Y
0
0
0
0
1
0
0
0
0
0
1
1
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
1
1
1
1
1
2．三输入、八输出译码器，对任一组输入值其有效输出个数为（C）。
A．3个B．8个C．1个D．11个
3．JK触发器要实现Qn+1=1时，J、K端的取值为（D）。
A．J=0,K=1B．J=0,K=0C．J=1,K=1D．J=1,K=0
4.逻辑函数F=
=（A）。
A.BB.AC.
D.
5．五个D触发器构成环形计数器，其计数长度为（A）。
A.5B.10C.25D.32
6．同步时序电路和异步时序电路比较，其差异在于后者（B）。
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
7．十六路数据选择器的地址输入（选择控制）端有（C）个。
A．16B．2C．4D．8
8．一位8421BCD码译码器的数据输入线与译码输出线的组合是（C）。
A．4∶6B．1∶10C．4∶10D．2∶4
9．能实现脉冲延时的电路是（B）。
A．多谐振荡器B．单稳态触发器C．施密特触发器
10．有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（A）。
A．1011—0110—1100—1000—0000B．1011—0101—0010—0001—0000
1、一位十六进制数可以用C位二进制数来表示。
A.1B.2C.4D.16
2、逻辑函数的表示方法中具有唯一性的是AD。
A.真值表B.表达式C.逻辑图D.卡诺图
3、要使TTL与非门工作在转折区，可使输入端对地外接电阻RIC。
A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF
4、在下列逻辑电路中，不是组合逻辑电路的有D。
A.译码器B.编码器C.全加器D.寄存器
5、下列触发器中，没有约束条件的是D。
A.基本RS触发器B.主从RS触发器
C.同步RS触发器D.边沿D触发器
6、8位移位寄存器，串行输入时经D个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.8
7、多谐振荡器可产生B。
A.正弦波B.矩形脉冲C.三角波D.锯齿波
8、寻址容量为16K×8的RAM需要C根地址线。
A.4B.8C.14D.16E.16K
9、用二进制码表示指定离散电平的过程称为D。
A.采样B.量化C.保持D.编码
10、当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于A。
A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器
升级会员 