脉冲序列发生器设计0217031037.docx
《脉冲序列发生器设计0217031037.docx》由会员分享，可在线阅读，更多相关《脉冲序列发生器设计0217031037.docx（10页珍藏版）》请在冰豆网上搜索。
脉冲序列发生器设计0217031037
XX学院课程设计报告
课程名称：
电子技术课程设计
教学院部：
电气与信息工程学院
专业班级：
XX班
学生：
XX（XX）
指导教师：
XX
完成时间：
XX年X月X日
报告成绩：
脉冲序列发生器设计
1.实验任务
2.实验目的
3.参考电路
（1）设计方案
（2）参考设计
4.实验容
（1）多振荡器介绍
（2）计数器的介绍
5.实验结果
6.心得体会
7.参考文献
（1）《电子技术课程设计指导书》
（2）《电子技术基础》
1.实验任务设计并制作一个脉冲序列发生器，周期性的产生脉冲序列1。
2.实验目的通过本次设计，进一步熟悉多谐振荡器、计数器、数据选择器的用法，掌握脉冲序列发生器的设计方法。
3.参考电路
（1）设计方案周期性脉冲序列发生器的实现方法很多，可以由触发器构成，可以由计数器外加组合逻辑电路构成，可以有GAL构成，也可以由CPLD\FPGA构成等等。
本设计采用由计数器加多路数据选择器的设计法案，脉冲序列发生器原理框图如
（1）图所示。
图
（1）脉冲序列发生器原理框图
2）参考设计
脉冲序列发生器需要一个时钟信号，可采用由TTL非门和石英晶体振荡器构成的串联式多谐振荡器产生时钟信号，如图
（2）所示。
主电路部分如图（3）所示，图中74LS161和与非门构成十二进制计数器，为脉冲序列的宽度为12位。
4.实验容
按照实验要求设计电路，确定元器件型号和参数；用Multisim进行仿真，列出实验数据，画出输出信号及其他关键信号的波形；对实验数据和电路的工作情况进行分析，得出实验结论；写出收获和体会。
图
（2）时钟信号产生电路
图（3）主电路图
多振荡器介绍
多谐振荡器是一种自激振荡电路。
因为没有稳定的工作状态，多谐振荡器也称为无稳态电路。
具体地说，如果一开始多谐振荡器处于0状态，那么它在0状态停留一段时间后将自动转入1状态，在1状态停留一段时间后又将自动转入0状态，如此周而复始，输出矩形波。
图6.4.1对称式多谐振荡器电路对称式多谐振荡器是一个正反馈振荡电路［图6.4.1，］。
和是两个反相器，和是两个耦合电容，和是两个反馈电阻。
只要恰当地选取反馈电阻的阻值，就可以使反相器的静态工作点位于电压传输特性的转折区。
上电时，电容器两端的电压和均为0。
假设某种扰动使有
微小的正跳变，那么经过一个正反馈过程，迅速跳变为，迅速跳变为，迅速跳变为，迅速跳变为，电路进入第一个暂稳态。
电容和开始充电。
的充电电流方向与参考方向相同，正向增加；的充电电流方向与参考方向相反，负向增加。
随着的正向增加，从逐渐上升；随着的负向增加，从逐渐下降。
因为经和两条支路充电而经一条支路充电，所以充电速度较快，上升到时还没有下降到。
上升到使跳变为。
理论上，向下跳变，也将向下跳变。
考虑到输入端钳位二极管的影响，最多跳变到。
下降到使跳变为，这又使从向上跳变，即变成
，电路进入第二个暂稳态。
经一条支路反向充电（实际上先放电再反向充电），逐渐下降。
经和两条支路反向充电（实际上先放电再反向充电），逐渐上升。
的上升速度大于的下降
速度。
当上升到时，电路又进入第一个暂稳态。
此后，电路将在两个暂稳态之间循环。
非对称式多谐振荡器是对称式多谐振荡器的简化形式[图6.4.6]。
这个电路只有一个反馈电阻和一个耦合电容。
反馈电阻使的静态工作点位于电压传输特性的转折区，就是说，静态时，的输入电平约等于，的输出电平也约等于。
因为的输出就是的输入，所以静态时也被迫工作在电压传输特性的转折区。
图6.4.6非对称是多环形振荡器[图6.4.10]不是正反馈电路，而是一个具有延迟环节的负反馈电路
图6.4.19石英晶体多谐振荡器石英晶体具有优越的选频性能。
将石英晶体引入普通多谐振荡器就能构成具有较高频率稳定性的石英晶体多谐振荡器[图6.4.19]。
我们知道，普通多谐振荡器是一种矩形波发生器，上电后输出频率为的矩形波。
根据傅里叶分析理论，频率为的矩形波可以分解成无穷多个正弦波分量，正弦波分量的频率为（），如果石英晶体的串联谐振频率为，那么只有频率为的正弦波分量可以通过石英晶体（第个正弦波分量，），形成正反馈，而其它正弦波分量无法通过石英晶体。
频率为的正弦波分量被反相器转换成频率为矩形波。
因为石英晶体多谐振荡器的振荡频率仅仅取决于石英晶体本身的参数，所以对石英晶体以外的电路元件要求不高。
计数器的介绍
在数字电路中，把记忆输人脉冲个数的操作称为计数，计数器就是实现计数操作的时序逻辑电路。
计数器应用非常广泛，除用于计数、分频外，还用于数字测量、运算和控制，从小型数字仪表到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。
计数器的种类很多，按其进制不同分为二进制计数器、十进制计数器、N进制计数器；按触发器翻转是否同步分为异步计数器和同步计数器；按计数时是增还是减分为加法计数器、减法计数器和加/减法（可逆）计数器。
1．集成二进制计数器74LS161
74LS161是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数、保持等功能。
74LS161的逻辑电路图和引脚排列图如图1所示，CR是异步清零端，LD是预置数控制端，D0，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端，它的设置为多片集成计数器的级联提供了方便。
图174LSl61的逻辑电路图和引脚图
（1）异步清零功能
当CR＝0时，不管其他输人端的状态如何（包括时钟信号CP），4个触发器的输出全为零。
（2）同步并行预置数功能
在CR＝1的条件下，当LD＝0且有时钟脉冲CP的上升沿作用时，D3，D2，D1，D0输入端的数据将分别被Q3～Q0所接收。
由于置数操作必须有CP脉冲上升沿相配合，故称为同步置数。
（3）保持功能
在CR=LD＝1的条件下，当T＝P＝0时，不管有无CP脉冲作用，计数器都将保持原有状态不变（停止计数）。
（4）同步二进制计数功能
当CR＝LD＝P＝T＝1时，74LS161处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态，状态表见表2。
（5）进位输出C
当计数控制端T＝1，且触发器全为1时，进位输出为1，否则为零
若输入计数器的CP脉冲频率为f，则从Qo端输出脉冲频率为f/2，通常也称Qo端输出信号是输人计数脉冲CP的2分频信号，Q1端输出信号是输人计数脉冲CP的4分频信号，Q4端输出信号是输人计数脉冲CP的16分频信号。
N进制计数器可实现n分频。
（6）74LS161应用集成四位二进制同步计数器74LS161是功能较完善的计数器，用它可组成任意进制的计数器，组成方法有两种，一种叫反馈归零法，也叫复位法，另一种叫置位发。
本设计中所用的是第一种方法：
复位法。
74LS161的时序图
表174LS161的功能表
清零
预置
使能
时钟
预置数据输入
输出
RD
LD
EPET
CP
D3D2D1D0
Q3Q2Q1Q0
0
×
××
×
××××
0000
异步清零
1
0
××
↑
d3d2d1d0
d3d2d1d0
同步置数
1
1
0×
×
××××
保持
数据保持
1
1
×0
×
××××
保持
数据保持
1
1
11
↑
××××
计数
加法计数
表2进制同步加法计数器的状态表
数据选择器介绍
1.74LS151集成电路数据选择器的功能
74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0～D7８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。
其逻辑图和引脚图分别如下所示：
上面所讨论的是１位数据选择器，如需要选择多位数据时，可由几个１位数据选择器并联
组成，即将它们的使能端连在一起，相应的选择输入端连在一起
２位８选１数据选择器的连接方法如下图所示。
当需要进一步扩充位数时，只需相应地增加器件的数目。
可以把数据选择器的使能端作为地址选择输入，将两片74LS151连接成一个16选１的数据选择器，其连接方式如下图所示。
16选16选１的数据选择器的地址选择输入有４为４位，其最高位Ｄ与一个８选１数据选择器的使能端连接，经过一反相器反相后与零一
另一个数据选择器的使能端连接。
低３位地址选择输入端CBA由两片74LS151的地址选择
输入端相对应连接而成
74LS151真值表
输入
输出
STA2A1A0
Y
1×××
0
0000
D0
0001
D1
0010
D2
0011
D3
0100
D4
0101
D5
0110
D6
0111
D7
2.74LS151的应用
（1）用作多路数字选择开关
数据选择器本身的功能就是根据地址选择码从多路输入数据中选择一路输出。
因此，数据选择器的基本用途就是用作多路数字开关，实现多数通信和路由选择。
（2）数据选择器的通道扩展
（3）实现组合逻辑函数
它是关于地址选择码的全部最小项和对应各路输入数据的与或型表达式。
5.实验结果
时钟信号产生电路波形
输出信号波形
6.心得体会
通过本次课程设计，不但让我掌握了《脉冲序列发生器实验》的设计，而且巩固了我对书本知识的了解。
同时，也让我能更加熟练的运用Multisim这个软件。
在设计过程中虽然遇到一些困难，，但最终都被解决了。
正因为这样，让我也发现了自己学习的不足之处，因此能够及时的补上。
总而言之，这次课程设计让我获益匪浅。
7.参考文献
（1）《电子技术课程设计指导书》
2）《电子技术基础》
升级会员 