全面易懂的芯片制造个人经验总结.docx
《全面易懂的芯片制造个人经验总结.docx》由会员分享，可在线阅读，更多相关《全面易懂的芯片制造个人经验总结.docx（50页珍藏版）》请在冰豆网上搜索。
全面易懂的芯片制造个人经验总结
第4章芯片制造概括
本章介绍芯片生产工艺的概略。
（1）经过在器件表面生成电
路元件的工艺次序，来论述4种最基本的平面制造工艺。
（2）解
释从电路功能设计图到光刻掩膜版生产的电路设计过程。
（3）阐
述了晶圆和器件的有关特征与术语。
晶圆生产的目标
芯片的制造，分为4个阶段：
原料制作、单晶生长和晶圆的制
造、集成电路晶圆的生产、集成电路的封装。
前两个阶段已经在前面第3章波及。
本章叙述的是第3个阶段，
集成电路晶圆生产的基础知识。
集成电路晶圆生产（waferfabrication）是在晶圆表面上和
表面内制造出半导体器件的一系列生产过程。
整个制造过程从硅单晶抛光片开始，到晶圆上包含了数以百
计的集成电路芯片。
晶圆生产的阶段
晶圆术语
下列图列举了一片成品晶圆。
晶圆术语
晶圆表面各部分的名称以下：
（1）器件或叫芯片（Chip，die，device，circuit
bar）：
这是指在晶圆表面占大多数面积的微芯片掩膜。
（2）街区或锯切线（Scribelines，sawlines
，microchip，streets
，
，
avenues）：
在晶圆上用来分开不一样芯片之间的街区。
街区往常是
空白的，但有些公司在街区内搁置瞄准靶，或测试的结构。
（3）工程试验芯片（Engineeringdie，testdie）：
这些芯片与正式器件（或称电路芯片）不一样。
它包含特别的器件和电路
模块用于对晶圆生产工艺的电性测试。
（4）边沿芯片（Edgedie）：
在晶圆的边沿上的一些掩膜残
缺不全的芯片。
因为单个芯片尺寸增大而造成的更多边沿浪费会
由采纳更大直径晶圆所填补。
推进半导体工业向更大直径晶圆发展的动力之一就是为了减
少边沿芯片所占的面积。
（5）晶圆的晶面（WaferCrystalPlane）：
图中的剖面注明
了器件下边的晶格结构。
此图中显示的器件边沿与晶格结构的方
向是确立的。
（6）晶圆切面／凹槽（Waferflats
／notche
）：
图中的晶圆
有主切面和副切面，表示这是一个
P型
<100>
晶向的晶圆（参
见第3章的切面代码）。
300毫米晶圆都是用凹槽作为晶格导向的
表记。
晶圆生产的基础工艺
集成电路芯片有不计其数的种类和功用。
可是，它们都是由
为数不多的基本结构（主要为双极结构和金属氧化物半导体结构，
这些在后边介绍）和生产工艺制造出来的。
这近似于汽车工业，这个工业生产的产品范围很广，从轿车
到推土机。
但是，金属成型、焊接、油漆等工艺对汽车厂都是通
用的。
在汽车厂内部，这些基本的工艺以不一样的方式被应用，以
制造出客户希望的产品。
芯片制造也是相同，制造公司使用4种最基本的工艺方法，通
过大批的工艺次序和工艺变化制造出特定的芯片。
这些基本的工艺方法是：
增层、光刻、混杂和热办理。
（1）增层
晶圆生产的基础工艺
增层
增层是在晶圆表面形成薄膜的加工工艺。
从下列图的简单
晶体管，能够看出在晶圆表面生成了很多的薄膜。
MOS
这些薄膜能够是绝缘体、半导体或导体。
它们由不一样的资料构成，是使用多种工艺生长或淀积的。
截面图：
完好金属氧化物栅极晶体管的生长层和堆积层
这里主要的工艺技术是：
生长二氧化硅膜和淀积不一样种资料的薄膜（以下列图所示）。
增层的制程
生长法淀积法
氧化工艺化学气相淀积工艺
氮化硅工艺蒸发工艺
溅射
增层的制程分类
通用的淀积技术是：
化学气相淀积、蒸发和溅射。
下表列出了常有的薄膜资料和增层工艺。
此中每项的详细情
况、各样薄膜在器件结构内的功用等，在本书的后边章节中有阐
述。
层别热氧化工艺化学气相蒸发工艺溅射工艺
淀积工艺
绝缘层二氧化硅二氧化硅；二氧化硅；
氮化硅一氧化硅；
半导体层外延单晶硅；
多晶硅
导体层铝；钨；
铝／硅合金；钛；
铝铜合金；钼；
镍铬铁合金；铝／硅合金；
黄金铝铜合金
薄层分类／工艺与资料的比较表
光刻
光刻是经过一系列生产步骤，将晶圆表面薄膜的特定部分除掉的工艺（见下列图）。
光刻加工过程
光刻生产的目标是依据电路设计的要求，生成尺寸精准的特点图形，且在晶圆表面的地点要正确，并且与其余零件的关系也要正确。
在此以后，晶圆表面会留下带有微图形结构的薄膜。
被除掉部分的可能形状是薄膜内的孔或是残留的岛状。
在晶圆的制造过程中，晶体三极管、二极管、电容、电阻和金属层的各样物理零件在晶圆表面或表层内构成。
这些零件是每次在一个掩膜层上生成的，并且联合生成薄膜及去除特定部分。
光刻是全部4个基本工艺中最要点的。
光刻确立了器件的要点尺寸。
光刻过程中的错误可能造成图形扭曲或套准不好，最后可转变为对器件的电特征产生影响，图形的错位也会致使近似的不良结果。
光刻工艺中的另一个问题是缺点。
光刻是高科技版本的照
相术，只可是是在难以置信的细小尺寸下达成的。
在制程中的污染物会造成缺点。
事实上因为光刻在晶圆生产
过程中要达成5层至20层或更多，所以污染问题将会被放大。
混杂
混杂是将特定量的杂质经过薄膜张口引入晶圆表层的工艺过程（见下列图）。
混杂
它有两种工艺方法：
热扩散和离子注入，将后边详尽论述。
（1）热扩散
热扩散是在1000C左右的高温下，发生的化学反响。
它是一
个化学反响过程。
晶圆裸露在必定混杂元素气态下。
扩散的简单例子就仿佛除
臭剂从压力容器内开释到房间内。
气态下的混杂原子经过扩散化学反响迁徙到裸露的晶圆表
面，形成一层薄膜。
在芯片应用中，热扩散也被称为固态扩散，因为晶圆资料是固态的。
（2）离子注入
离子注入是一个物理反响过程。
晶圆被放在离子注入机的一
端，混杂离子源（往常为气态）在另一端。
在离子源一端，混杂体原子被离子化（带有必定的电荷），被电场加到超高速，穿过晶圆表层。
原子的动量将混杂原子注入晶圆表层，就仿佛一粒子弹从枪内射入墙中。
混杂的总结
混杂工艺的目的是：
在晶圆表层内成立兜形区，以下列图所示，或是富含电子（N型）或是富含空穴（P型）。
这些兜形区形成电性活跃区和PN结，在电路中的晶体管、二极管、电容器、电阻器都依赖它来工作。
晶片表面的N型和P型混杂区的构成
热办理
热办理是简单地将晶圆加热和冷却，来达到特定结果的制程。
在热办理的过程中，在晶圆上没有增添或减去任何物质，此外会
有一些污染物和水汽从晶圆上蒸发。
（1）在离子注入制程后会有一步重要的
热办理。
混杂原子
的注入所造成的晶圆损害会被热办理修复，这称为
退火，温度在
1000'C左右。
（2）此外，金属导线在晶圆上制成后会也会进行热办理。
这些导线在电路的各个器件之间承载电流。
为了保证优秀的导电性，金属会在450C热办理后与晶圆表面密切熔合。
（3）热办理的第三种用途是：
经过加热在晶圆表面的光刻胶，将溶剂蒸发掉，进而获取精准的图形。
制造半导体器件和电路
现在的芯片结构含有多层薄膜和混杂。
好多层的薄膜生长或淀
积在晶圆表面，包含多层的导体配合和绝缘体（拜见下列图的四层
截面）。
典型VLSI规模两层金属集成电路结构的截面图
达成这样复杂的结构需要好多生产工艺，并且每种工艺依据
特定次序进行，又包含一些子工艺步骤。
比如，64GbCMOS器件
的特别制程需要180个重要工艺步骤、50多次次冲洗和多达近30层膜版。
下表列出了4种基础工艺和每一个工艺方案的原理。
在图中
的是针对一个简单器件——MOS栅极硅晶体管而言，说了然制造的次序。
晶圆制造加工／工艺一览表
基本工艺
增层
制程方法
氧化
详细分类
常压氧化法
高压氧化法
迅速热氧化
化学气相淀积
常压化学气相淀积
低压化学气相淀积
等离子增添强学气相淀积
气相外延法
金属有机物化学气相淀积
光刻
分子束外延
物理气相淀积
光刻胶
曝光系统
曝光源
真空蒸发法
溅射法
正胶工艺
负胶工艺
接触式曝光
靠近式曝光
投影式曝光
步进曝光机
高压汞
X射线
电子束曝光
成像工艺
单层光刻胶
多层光刻胶
防反射层
偏轴照明
环状照明
平展化
对照度提升
刻蚀
湿化学刻蚀
干法刻蚀
剥脱
离子磨
反响离子刻蚀法
混杂
扩散
开放式炉管
—水平／竖置
关闭炉管
迅速热办理
离子注入
中／高电流浪子注入
低能量／高能量离子注人
热办理
加热
加热盘
热对流
迅速加热
热辐射
红外线加热
电路设计
电路设计是产生芯片整个过程的第一步。
（1）电路设计由布局、尺寸设计、设计电路上一块块的功能电路图开始，比如逻辑功能图（见下列图），这个逻辑图设计了电路要求的主要功能和运算。
简单电路的逻辑功能设计图举例
（2）接下来，设计人员将逻辑功能图转变为表示图（拜见下
图），表示图标示出了各样电路元件的数目和连结关系。
每一个
元件在图上由符号代表。
附在表示图后的是电路运转必要的电性
能参数（电路、电压、电阻等）。
由元件符号构成的电路表示图举例
（3）第三步是电路版面设计，它是半导体集成电路所特有的。
电路的工作运转与好多要素有关，包含资料电阻率，资料物理特
性和元件的物理尺寸。
此外的要素是各个元件之间的相对定位关系。
全部这些考虑要素决定了元件、器件、电路的物理布局和尺
寸。
线路图设计开始于使用复杂尖端的计算机协助设计系统
（CAD），将每一个电路元件转变为详细的图形和尺寸。
经过
系统结构成电路，接下来将是把最后的设计完好复制。
获取的结果是一张展现全部子层图形的复合叠加图，称此图
为复合图。
以下列图所示。
复合图近似于一座多层办公楼的设计图，从顶部俯视并展
示全部楼层。
可是，复合图是实质电路尺寸的很多倍。
CAD
制造集成电路和盖楼房相同需要一层层地建，所以一定将电路的复合图分解为每层的设计图。
下列图以一个简单的金属氧化物栅极晶体管为例，图解了复合图形和分层图形。
5层掩膜版栅极晶体管的复合图和分层图
每层的图形是数字化的（数字化是图形变换为数据库），并
由计算机办理的x–y坐标的设计图。
光刻母版和掩膜版
光刻工艺是用于在晶圆表面上和内部产生需要的图形和尺
寸。
将数字化图形转到晶圆上需要一些加工步骤。
在光刻制程中，准备光刻母版（reticle）是此中一个步骤。
光刻母版是在玻璃或石英板的镀薄膜铬层上生成分层设
计电路图的复制图。
光刻母版可直接用于进行光刻，也能够用来制造掩膜版。
掩膜版是在玻璃底板表层镀铬。
在加工达成后，在掩膜版
表面会覆盖很多电路图形的副本（见下列图（b））。
掩膜版是用整个晶圆表面来形成图形。
这里光刻母版和掩膜
版的制作过程将在后边章节中叙述）。
下列图解说了从电路设计到图形成型与晶圆之上的过程。
光
刻母版和掩膜版由工厂独自的部门制造，或许从外面供给商购置。
它向芯片生产部门按每种电路器件种类，供给一套光刻母版或掩膜版。
（a）在玻璃模版上镀铬；（b）有相同图形的光刻母版
晶圆制造的例子
集成电路的生产从抛光硅片的下料开始。
（下列图的）截面图按
次序，展现了制造一个简单的MOS栅极硅晶体管结构,所需要的
基础工艺。
MOS栅极硅晶体管的工艺步骤
每一步工艺生产的说明以下所示：
第1步：
增层工艺。
对晶圆表面的氧化会形成一层保护薄膜，它可作为混杂的屏障。
这层二氧化硅膜被称为场氧化层。
第2步：
光刻工艺。
光刻制程在场氧化层上开凹孔，以定义晶体管的源极、栅极和漏极的特定地点。
第3步：
增层工艺。
接下来，晶圆将经过二氧化硅氧化反响加工。
晶圆裸露的硅表面会生长一层氧化薄膜。
它可作为栅极氧化层。
第4步：
增层工艺。
在这一步，晶圆上堆积一层多晶硅作为栅极结构。
第5步：
光刻工艺。
在氧化层／多晶硅层按电路图形刻蚀两个张口，它们定义了晶体管的源极和漏极地区。
第6步：
混杂工艺。
这用于在源极和漏极地区形成N阱。
第7步：
增层工艺。
在源极和漏极地区生长一层氧化膜。
第8步：
光刻工艺。
分别在源极、栅极和漏极地区刻蚀形成的孔，称为接触孔。
第9步：
增层工艺。
在整个晶圆的表面堆积一层导电金属，该金属往常是铝的合金。
第10步：
光刻工艺。
把晶圆表面金属镀层在芯片和街区上的部分，依据电路图形除掉。
金属膜剩下的部分将芯片的每个元件，正确无误地依据设计要求相互连结起来。
第11步：
热办理工艺。
紧随金属刻蚀加工后，晶圆将在氮气环境下经历加热工艺。
此步加工的目的是使金属与源、漏、栅极进一步熔合以获取更好的电性接触连结。
第12步：
增层工艺。
芯片器件上的最后一层是保护层，往常被称为防刮层或钝化层。
它的用途是使芯片表面的元件在电测，封装及使用时获取保护。
第13步：
光刻工艺。
在整个工艺加工序列的最后一步，是将钝化层位于芯片周边金属引线垫上的部分刻蚀掉。
这一步被称为引线垫掩膜（在图中没有列出）。
这13步工艺流程，举例论述了4种最基本的工艺方法是怎样应用到制造一个详细的晶体管结构的。
电路所需的其余元件（二极管、电阻器和电容）也同时在电路的不一样地区上构成。
比方说，在这个工艺流程下，电阻的图形和晶体管源／漏极图形同时被增添在晶圆上。
随后的扩散工艺形成源极／栅极和电阻。
关于其余形式的晶体管，比如，双极型和硅晶栅极金属氧化
物半导体，也相同是由这4种最基本的工艺方法加工而成的，不一样的不过所用资料和工艺流程。
芯片的几个术语
下列图是一此中等规模的金属氧化物半导体集成电路的显微照
片。
芯片的例子
该芯片的主要结构零件是：
（1）双极型晶体管；
（2）电路的特定编号；
（3）压焊点；
（4）压焊点上的一小块污染物；
（5）金属导线；
（6）街区（芯片间的切割线）；
（7）独立五连结的元件；
（8）掩膜版瞄准标志；
（9）电阻。
晶圆测试
在晶圆制造达成以后，一特别重要的步骤是测试。
在测试过程中，每一个芯片的电性能力和电路功能都被检测
到。
晶圆测试也称为芯片测试。
在测试时，晶圆被固定在真空吸力的卡盘上，并与很薄的
探针电测器瞄准，同时探针与芯片的每一个焊接垫相接触（见下
图）。
电测器在电源的驱动下测试电路并记录下结果。
测试的数目、次序和种类由计算机程序控制。
测试机是自
动化的，所以在探针电测器与第一片晶圆瞄准后（人工瞄准或使
用自动视觉系统）的测试工作无需操作员的协助。
晶圆测试
测试是能够实现以下三个目标。
第一，在晶圆送到封装工厂以前，鉴识出合格的芯片。
第二，对器件／电路的电性参数进行特征评估。
工程师们需要监测参数的散布状态来保持工艺的质量水平。
第三，芯片的合格品与不良品的核算，会给晶圆生产人员供给全面的业绩反应。
晶圆测试是主要的芯片良品率统计方法之一。
跟着芯片的面积增大和密度提升使得晶圆测试的花费愈来愈大。
这样一来，芯片需要更长的测试时间，以及更为精细复杂的
电源、机械装置和计算机系统，来履行测试工作和监控测试结果。
特别是，视觉检查系统也是跟着芯片尺寸扩大而更为精细和昂贵的。
当前，测试的设计人员在探究怎样将测试流程更为简化而有效，比如，同时进行多个芯片的测试。
集成电路的封装
在下列图“集成电路的制造次序”中，绝大多数晶圆会被送到第
4个制造阶段——封装。
封装厂可能与晶圆厂在一同，或许远离晶圆厂。
很多数导
体系造商将晶圆送到国外的工厂去封装。
在封装过程中，晶圆被分红很多小芯片，合格的芯片被封
装在一个保护壳内。
也有一些种类的芯片无需封装而直接合成到
电子系统中。
集成电路的制造次序
本章小结
半导体系造过程周期长并且复杂，并且跟着产品种类、集成
等级、特点尺寸等的不一样，而产生很多生产工艺的差别。
本章将
半导体的制造分红4个阶段，即4个基本的工艺方法，实质的各样
工艺将在后边的工艺原理章节里要点论述。
升级会员 