微型计算机原理以及应用考试重点.docx
《微型计算机原理以及应用考试重点.docx》由会员分享，可在线阅读，更多相关《微型计算机原理以及应用考试重点.docx（40页珍藏版）》请在冰豆网上搜索。
微型计算机原理以及应用考试重点微型计算机原理以及应用考试重点微型计算机原理以及应用第一章：
1微机的主要的特点是：
（1）体积小、重量轻；
（2）价格低廉；（3）可靠性高、结构灵活（4）应用面广2微型机的分类：
按微处理器规模分类：
单片机、个人计算机、笔记本电脑、掌上电脑按微处理器的字节分类：
4位微处理器、8位微处理器、16位微处理器、32位微处理器3微处理器、微型计算机和微型计算机系统三者之间有什么不同？
答：
微处理器即CPU是微型计算机的核心，是微型计算机的一部分。
它是集成在一块芯片上的CPU，由运算器和控制器组成。
微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主体。
微型计算机系统是以微型计算机为主体，配上系统软件、应用软件和外设之后组成的4.CPU在内部结构上由哪几个部分组成？
CPU应具备哪些主要功能？
答：
1.CPU在内部结构上由以下几部分组成：
1算术逻辑部件（ALU）；2累加器和寄存器组；3控制器2.CPU应具备以下主要功能：
1可以进行算术和逻辑运算；2可保存少量数据；3能对指令进行译码并执行规定的动作；4能和存储器、外设交换数据；5提供整个系统所需要的定时和控制；6可以响应其他部件发来的中断请求。
5CUP总线按功能分为：
数据总线、地址总线、控制总线数据总线用来传输数据信息，数据总线是双向的地址总线专门用来传送地址信息，地址总线是单向的控制总线用来传输控制总线6微型计算机的应用：
科学计算、信息处理、过程控制、仪器仪表控制、家用电器民用产品控制7微处理器的主要性能指标：
CPU的位数、CUP的主频、内存容量和速度、硬盘容量第六章1并行通信与串行通信数据通信的基本方式可分为两种：
并行通信与串行通信并行通信是指利用多条数据传输线将一个数据的各位同时传送。
特点是传输速度快，适用于短距离通信。
串行通信是指利用一条传输线将数据一位位地顺序传送。
特点是通信线路简单，利用电话或电报线路就可实现通信，降低成本，适用于远距离通信，但传输速度慢。
2串行通信分为两种方式：
异步通信（ASYNC）与同步通信（SYNC）。
异步通信以一个字符为传输单位，通信中两个字符间的时间间隔是不固定的，然而在同一个字符中的两个相邻位代码间的时间间隔是固定的。
同步通信以一个帧为传输单位，每个帧中包含有多个字符，在通信过程中，每个字符间的时间间隔是相等的，而且每个字符中各相邻位代码间的时间间隔也是固定的。
3根据数据传送方向的不同有以下三种数据传送方式。
（a）单工方式（b）半双工方式（c）全双工方式1）、单工方式只允许数据按照一个固定的方向传送，即一方只能作为发送站，另一方只能作为接收站。
2）、半双工方式数据能从A站传送到B站，也能从B站传送到A站，但是不能同时在两个方向上传送，每次只能有一个站发送，另一个站接收。
通信双方可以轮流地进行发送和接收。
3）、全双工方式允许通信双方同时进行发送和接收。
这时，A站在发送的同时也可以接收，B站亦同。
全双工方式相当于把两个方向相反的单工方式组合在一起，因此它需要两条传输线在计算机串行通讯中主要使用半双工和全双工方式。
4可编程串行接口芯片8251A第七章第二章18086共可寻址多大的范围？
假设段寄存器CS=1200H,指令指针寄存器IP=FF00H，此时，指令的物理地址为多大？
指向这一物理的地址的CS和IP值是唯一的吗？
答1.8086共可寻址的地址空间是220字节，即1MB2.该指令的物理地址=CS左移四位+IP=21F00H。
3.指向这一物理地址的CS值和IP值不是唯一的2总线周期的含义是什么？
8086/8088的基本总线周期由几个时钟组成？
如一个CPU的时钟频率为24MHZ，那么，它的一个时钟周期为多少？
一个基本总线周期为多少？
如主频为15MHZ呢？
答：
1.总线周期的含义是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数。
2.8086/8088的基本总线周期由4个时钟周期组成。
3.当主频为24MHz时，T=1/24MHz41.7ns，T总=4T167ns。
4.当主频为15MHz时，T=1/15MHz66.7ns，T总=4T267ns。
3在总线周期的T1、T2、T3、T4状态，CPU分别执行什么动作？
什么情况下需要插入等待状态TW？
TW在哪儿插入？
怎样插入？
答：
1.在总线周期的T1、T2、T3、T4状态，CPU分别执行下列动作：
1T1状态：
CPU往多路复用总线上发出地址信息，以指出要寻找的存储单元或外设端口的地址。
2T2状态：
CPU从总线上撤销地址，而使总线的低16位浮置成高阻状态，为传输数据做准备。
总线的高4位（A19A16）用来输出本总线周期的状态信息。
3T3状态：
多路总线的高4位继续提供状态信息。
低16位（8088为低8位）上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。
4T4状态：
总线周期结束。
2.当被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据。
这时，外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一个“数据未准备好的信号”，于是CPU会在T3之后插入一个或多个附加的时钟周期TW。
3.TW插在T3状态之后，紧挨着T3状态。
4.插入的TW状态时的总线上的信息情况和T3状态的信息情况一样。
当CPU收到存储器或外设完成数据传送时发出的“准备好”信号时，会自动脱离TW状态而进入T4状态。
48086如何区分当前是和内存交换数据还是IO交换数据？
如何区分当前是读数据还是写数据？
答：
最小模式：
1.8086的是利用M/IO来区分CPU进行存储器的方位是输入/输出访问。
如果为高电平，表示CPU和存储器之间进行数据传输；如果是低电平，表示CPU和输入/输出端口之间进行数据传输。
2.区分当前是读数据还是写数据利用的是WR信号和RD信号组合方式和对应功能如下：
M/IORDWR功能001I/O读010I/O写101存储器读110存储器写最大模式：
利用总线周期状态信号：
S2、S1、S0具体如下：
S2S1S0操作过程000发出中断响应信号001读I/O端口010写I/O端口011暂停100取指令101读内存110写内存111无源状态5在系统复位之后，8086所执行的一个指令的物理地址是多少？
为什么?
答：
复位（系统开始或者按RESET键）在8086系统中，CPU被启动后，处理器的标志寄存器、指令指针寄存器IP、段寄存器DS、SS、ES和指令队列都被清零，但是段寄存器CS为设置为FFFFH。
因为IP=0000，而CS=FFFFH，所以，此后，8086将从地址FFFF0H开始执行。
6CPU在8086的微机系统中，为什么常用AD0作为低8位数据的选通信号？
答：
因为每当CPU和偶地址单元或偶地址端口交换数据时，在T1状态，AD0引腿传送的地址信号必定为低电平。
而CPU的传输特性决定了只要是和偶地址单元或偶地址端口交换数据，则CPU必定通过总线低8位即AD7AD0传输数据。
可见AD0可以用来作为接于数据总线低8位上的8位外设接口芯片的选通信号。
78086和8088是怎样解决地址线和数据线的复用问题的？
ALE信号何时处于有效电平？
答：
1.在总线周期的T1状态，复用总线用来输出要访问的存储器或I/O端口的地址给地址锁存器8282（3片）锁存；在其他状态为传送数据或作传送准备。
地址锁存器8282在收到CPU发出的地址锁存允许信号ALE后，锁存地址。
2.ALE信号在每个总线周期的T1状态为有效高电平。
8RESET信号来到后，CPU的状态有哪些特点？
答：
复位信号来到后，CPU便结束当前操作，并对处理器标志寄存器FR、IP、DS、SS、ES、其他寄存器及指令队列清0，而将CS设置为FFFFH。
当复位信号变为低电平后，CPU从FFFF0H单元开始执行程序。
9.8086的中断分类：
256种中断对应的中断类型号为0255。
其中类型号04是5个专用中断，531是27个系统中断，其余224个是用户定义中段。
10硬件中断的响应过程：
从数据中读取中断类型号，目的是为了获得中断程序的入口地址（类型*4）将标志寄存器FR的值推入堆栈中将中断允许信号IF、跟踪标志TF清零，目的就是中断嵌套将断点保护到堆栈中（堆栈的CS和IP的值）根据类型号求入口地址，执行中断处理11一般中断处理程序的模式：
保护现场，利用PUSH用IF来开放中断，即允许脊背较高的中断（允许中断嵌套）中断子程序的处理子程序结束，弹出现场信息，利用POP中断返回指令，IF、CS、FR恢复12.在中断响应过程中，8086往8259A发的两个信号分别起什么作用？
答：
第一个负脉冲通知外部设备的接口，它发出的中断请求已经得到允许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU得到了有关此中断请求的详尽信息138086复位后,编写程序时，为什么通常总要用开放中断指令来设置中断允许标志？
答：
因为在复位时，标志寄存器FR被清0，则IF=0，禁止从INTR进入的可屏蔽中断，所以必须在编写程序时，用指令来设置中断允许标志。
148086最多可有多少个中断？
按照产生中断的方法分为哪两大类？
答：
1.8086最多可有256个中断。
2.按照产生中断的方法分为硬件中断和软件中断两大类。
15软件中断有哪些特点？
在中断处理子程序和主程序的关系上，软件中断和硬件中断有什么不同之处？
答：
1.软件中断有如下特点：
用一条中断指令进入中断处理子程序，并且，中断类型码由指令提供。
进入中断时，不需要执行中断响应总线周期。
不受中断允许标志IF的影响。
软件中断的优先级最高。
软件中断没有随机性。
2.软件中断允许在主程序和中断处理子程序之间传递数据。
而硬件中断由于是随机的，所以不能传递数据。
16从8086/8088的中断向量表中可以看到，如果一个用户想定义某个中断，应该选择在什么范围？
答：
应该选择在中断类型码为32（20H）255（FFH）范围。
178086存储空间最大为多少？
怎样用16位寄存器实现对20位地址的寻址？
答：
1.8086存储空间最大为220=1MB。
2.采用分段的方法实现16位寄存器实现对20位地址的寻址。
物理地址=段基址10H+偏移地【例题1】：
假设中断类型为180，、则中断处理程序的绝对入口地址（物理地址）是多少？
、中断向量表中存放类型为180的首地址【解答】：
低地址40H30H20H10HIP的低8位IP的高8位CS的低8位CS的高8位高地址IP=3040HCS=1020H，则该中断处理程序的绝对入口地址为：
CS*10H+IP=13240H180*4=720=0200H，则中断向量表中存放类型为180的首地址为0200H【例题2】假设当前CPU的FR=AX端点CS=BXIP=DX那么根据汉诺塔堆栈的处理过程，一下处理是否合理？
（先进先出）PushAXPushBXPushDX具体指令集为PopAXPopBXFR推入堆栈=CS和IP推入堆栈=弹出IP和CS=弹出标志RPopDX【解析】不合理，应该为：
PopDXPopBXPopAX【例题4】下面的程序执行完后，BX是多少？
MOVCL,3;CL=0003HMOVBX,0B7H;BX=0B7HROLBX,1;将BX中最高位和最低位连接起来，成为一个环，而后一起向左移RORBX,CL;向右移动3位【解析】：
BX：
00000000101101110000000010110111=0000000101101110=1100000000101101C02DBX=C02DH简答题：
一计算机的发展历史为四代，是以什么划分的？
答：
1电子管计算机2晶体管计算机3集成电路计算机4大规模、超大规模集成电路计算机5新一代计算机。
二微机发展经历了几个阶段？
答：
1第一代，4位或抵挡8位微处理器和微型机2.第二代，中档的8位微处理器和微型机。
3.第三代，16位微处理器和微型机第四代，32位高档微型机第五代32/64位高档微型机。
三微机系统由哪几个部分组成？
答：
硬件系统和软件系统组成。
四微型计算机的硬件组成答：
1.中央处理器2.主板3.存储器4.输入输出设备。
五中央处理器（CPU）必须具备的主要功能有哪些？
答：
进行算术运算、逻辑运算、逻辑判断、处理信息等。
六8086由哪两部分组成？
简述他们的主要功能？
答：
总线接口部件BIU,负责控制存储器读写执行部件EU,EU从指令队列中取出指令并执行。
8086是16位微处理器，有16根数据线、20根地址线，内部寄存器、运算部件以及内部操作都是按16位设计的。
七8086/8088微处理器有哪些寄存器？
答：
8086有代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器。
八8086/8088CPU的20位物理地址是怎样形成的?
当CS=2300H、IP=0110H时，求它的物理地址。
九什么是总线？
系统总线接口有哪几项基本功能？
答:
一般指通过分时复用的方式，将信息以一个或多个源部件传送到一个或多个目的部件的一组传输线。
是电脑中传输数据的公共通道。
2.十试说明选择存储器时应考虑哪几个方面问题？
答：
应该从存储器的大容量，高速度，性能/价格比，易坏性，功耗，存取速度，可靠性，集成度。
几个方面考虑。
十一存储器中用来存储固定不变数据的存储器是什么存储器？
用来存储数据经常变化的存储器又是什么存储器？
答：
只读存储器ROM。
2.答随机读写存储器。
十二微型计算机中常用的存储器有哪些类型？
它们各有何特点？
分别适用于哪些场合？
答：
类型可分为双极型和单极型。
2.双极型的特点，工作速度快、集成度低、功耗大、成本高与CPU速度处在同一数量级。
单极型特点，集成度高、功耗小、成本低、但速度较双极型器件慢。
3.适用场合，微型计算机系统中的高速缓存常采用此类型的存储器.适用于微型计算机的内存.十三外储器与CPU连接时应考虑哪几个因素？
存储器片选信号产生的方式有哪几种？
答:
1CPU总线的负载能力。
CPU与存储器速度的配合问题。
存储器的地址空间分配。
读写控制信号的连接。
数据线的连接。
地址线的连接与存储芯片片选信号的产生。
2.通常按用处将地址线分为高位地址线和地位地址线两部分。
线选法，全译码法，局部译码法。
十四写出中断源的4种类型？
答：
1.实时钟的定时中断2.由处理机产生的中断.3.由控制器产生的中断4.由总线产生的中断.十五什么中断硬件和软件中断？
在PC机中两者的处理过程有什么不同？
答：
1.硬件中断指的是硬件中断一般是由中断控制器提供中断类型码，处理机自动转向中断处理程序；软件中断完全由处理机内部形成中断处理程序的入口地址并转向中断处理程序，不需外部提供信息。
2.答：
硬件中断是中断控制器提供中断类型，处理机自动转向中断处理程序，由CPU以外的I/O设备产生的中断。
软件中断是指令INTR遇到软件陷阱而产生的中断，它们的中断型号已由CPU规定好。
十六设置中断优先级的主要目的何在？
答：
中断处理分为四个阶段1、保存被中断程序的现场，其目的是为了在中断处理完之后，可以返回到原来被中断的地方继续执行2、分析中断源，判断中断原因3、转去执行相应的处理程序4、恢复被中断程序现场，继续执行被中断程序。
习题与练习题1第1章绪论1.计算机分那几类？
各有什么特点？
答：
传统上分为三类：
大型主机、小型机、微型机。
大型主机一般为高性能的并行处理系统，存储容量大，事物处理能力强，可为众多用户提供服务。
小型机具有一定的数据处理能力，提供一定用户规模的信息服务，作为部门的信息服务中心。
微型机一般指在办公室或家庭的桌面或可移动的计算系统，体积小、价格低、具有工业化标准体系结构，兼容性好。
2.简述微处理器、微计算机及微计算机系统三个术语的内涵。
答：
微处理器是微计算机系统的核心硬件部件，对系统的性能起决定性的影响。
微计算机包括微处理器、存储器、I/O接口电路及系统总线。
微计算机系统是在微计算机的基础上配上相应的外部设备和各种软件，形成一个完整的、独立的信息处理系统。
3.80X86微处理器有几代？
各代的名称是什么？
答：
从体系结构上可分为3代：
8080/8085：
8位机。
8086/8088/80286：
16位机。
80386/80486：
32位机。
第2章微处理器结构及微计算机的组成18086是多少位的微处理器？
为什么？
答：
8086是16位的微处理器，其内部数据通路为16位，对外的数据总线也是16位。
2EU与BIU各自的功能是什么？
如何协同工作？
答：
EU是执行部件，主要的功能是执行指令。
BIU是总线接口部件，与片外存储器及I/O接口电路传输数据。
EU经过BIU进行片外操作数的访问，BIU为EU提供将要执行的指令。
EU与BIU可分别独立工作，当EU不需BIU提供服务时，BIU可进行填充指令队列的操作。
38086/8088与其前一代微处理器8085相比，内部操作有什么改进？
答：
8085为8位机，在执行指令过程中,取指令与执行执令都是串行的。
8086/8088由于内部有EU和BIU两个功能部件，可重叠操作，提高了处理器的性能。
48086/8088微处理器内部有那些寄存器，它们的主要作用是什么？
答：
执行部件有8个16位寄存器，AX、BX、CX、DX、SP、BP、DI、SI。
AX、BX、CX、DX一般作为通用数据寄存器。
SP为堆栈指针存器，BP、DI、SI在间接寻址时作为地址寄存器或变址寄存器。
总线接口部件设有段寄存器CS、DS、SS、ES和指令指针寄存器IP。
段寄存器存放段地址，与偏移地址共同形成存储器的物理地址。
IP的内容为下一条将要执行指令的偏移地址，与CS共同形成下一条指令的物理地址。
58086对存储器的管理为什么采用分段的办法？
答：
8086是一个16位的结构，采用分段管理办法可形成超过16位的存储器物理地址，扩大对存储器的寻址范围（1MB，20位地址）。
若不用分段方法，16位地址只能寻址64KB空间。
6在8086中，逻辑地址、偏移地址、物理地址分别指的是什么？
具体说明。
答：
逻辑地址是在程序中对存储器地址的一种表示方法，由段地址和段内偏移地址两部分组成，如1234H：
0088H。
偏移地址是指段内某个存储单元相对该段首地址的差值，是一个16位的二进制代码。
物理地址是8086芯片引线送出的20位地址码，用来指出一个特定的存储单元。
7给定一个存放数据的内存单元的偏移地址是20C0H，（DS）=0C00EH，求出该内存单元的物理地址。
答：
物理地址：
320F8H。
88086/8088为什么采用地址/数据引线复用技术？
答：
考虑到芯片成本，8086/8088采用40条引线的封装结构。
40条引线引出8086/8088的所有信号是不够用的，采用地址/数据线复用引线方法可以解决这一矛盾，从逻辑角度，地址与数据信号不会同时出现，二者可以分时复用同一组引线。
98086与8088的主要区别是什么？
答：
8086有16条数据信号引线，8088只有8条；8086片内指令预取缓冲器深度为6字节，8088只有4字节。
10怎样确定8086的最大或最小工作模式？
最大、最小模式产生控制信号的方法有何不同答：
引线MN/MX#的逻辑状态决定8086的工作模式，MN/MX#引线接高电平，8086被设定为最小模式，MN/MX#引线接低电平，8086被设定为最大模式。
最小模式下的控制信号由相关引线直接提供；最大模式下控制信号由8288专用芯片译码后提供，8288的输入为8086的S2#S0#三条状态信号引线提供。
118086被复位以后，有关寄存器的状态是什么？
微处理器从何处开始执行程序？
答：
标志寄存器、IP、DS、SS、ES和指令队列置0，CS置全1。
处理器从FFFFOH存储单元取指令并开始执行。
128086基本总线周期是如何组成的？
各状态中完成什么基本操作？
答：
基本总线周期由4个时钟（CLK）周期组成，按时间顺序定义为T1、T2、T3、T4。
在T1期间8086发出访问目的地的地址信号和地址锁存选通信号ALE；T2期间发出读写命令信号RD#、WR#及其它相关信号；T3期间完成数据的访问；T4结束该总线周期。
13结合8086最小模式下总线操作时序图，说明ALE、M/IO#、DT/R#、RD#、READY信号的功能。
答：
ALE为外部地址锁存器的选通脉冲，在T1期间输出；M/IO#确定总线操作的对象是存储器还是I/O接口电路，在T1输出；DT/R#为数据总线缓冲器的方向控制信号，在T1输出；RD#为读命令信号；在T2输出；READY信号为存储器或I/O接口“准备好”信号，在T3期间给出，否则8086要在T3与T4间插入Tw等待状态。
148086中断分哪两类？
8086可处理多少种中断？
答：
8086中断可分为硬件中断和软件中断两类。
8086可处理256种类型的中断。
158086可屏蔽中断请求输入线是什么？
“可屏蔽”的涵义是什么？
答：
可屏蔽中断请求输入线为INTR；“可屏蔽”是指该中断请求可经软件清除标志寄存器中IF位而被禁止。
168086的中断向量表如何组成？
作用是什么？
答：
把内存0段中03FFH区域作为中断向量表的专用存储区。
该区域存放256种中断的处理程序的入口地址，每个入口地址占用4个存储单元，分别存放入口的段地址与偏移地址。
178086如何响应一个可屏蔽中断请求？
简述响应过程。
答：
当8086收到INTR的高电平信号时，在当前指令执行完且IF=1的条件下，8086在两个总线周期中分别发出INTA#有效信号；在第二个INTA#期间，8086收到中断源发来的一字节中断类型码；8086完成保护现场的操作，CS、IP内容进入堆栈，请除IF、TF；8086将类型码乘4后得到中断向量表的入口地址，从此地址开始读取4字节的中断处理程序的入口地址，8086从此地址开始执行程序，完成了INTR中断请求的响应过程。
18什么是总线请求？
8086在最小工作模式下，有关总线请求的信号引脚是什么？
答：
系统中若存在多个可控制总线的主模块时，其中之一若要使用总线进行数据传输时，需向系统请求总线的控制权，这就是一个总线请求的过程。
8086在最小工作模式下有关总线请求的信号引脚是HOLD与HLDA。
19简述在最小工作模式下，8086如何响应一个总线请求？
答：
外部总线主控模块经HOLD引线向8086发出总线请求信号；8086在每个时钟周期的上升沿采样HOLD引线；若发现HOLD=1则在当前总线周期结束时（T4结束）发出总线请求的响应信号HLDA；8086使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程。
20在基于8086的微计算机系统中，存储器是如何组织的？
是如何与处理器总线连接的？
BHE#信号起什么作用？
答：
8086为
升级会员 