数字电路第五版康华光课后答案Word下载.docx
《数字电路第五版康华光课后答案Word下载.docx》由会员分享，可在线阅读，更多相关《数字电路第五版康华光课后答案Word下载.docx（45页珍藏版）》请在冰豆网上搜索。
T
—1
1
1'
'
r1
:
1A
1h
X
i
h
—l—
1t1
11
1■
.11
1t
I
L
k
-
\£
H
11■
!
1:
p1
hi1
11
11h
'
I.
第二章逻辑代数习题解答
2.1.1用真值表证明下列恒等式
真值表如下
（3）A®
=BABAB+（A®
B）=AB+AB
A
B
A®
AB
AB+AB
由最右边2栏可知，A®
B与AB+AB的真值表完全相同。
2.1.3
用逻辑代数定律证明下列等式
（3）A+ABCACDCDEACDE+
A+ABCACDCDE+++（）
=A（1+BCACDCDE）++
=+AACDCDE+
2.1.4用代数法化简下列各式
（3）ABCB（+C）解:
ABC
B（+C）
=++（ABCBC）（+）
=ABACBBBCCBC+++++
=ABCABB+（+++1）
=ABC+
（6）（A++++BABABAB»
（）（）（
）申_（A++++_B_ABABAB»
（）（
）（）
=AB?
+AB?
+（A+BA）（+B）
_B丄AB丄AB
一++
AB+B
A+B
=AB
（9）ABCDABDBCDABCBDBC++
ABCDABDBCDABCBDBC++
2.1.7
（1）L
D（+++_）」BACD（++）=ABBCBD++
画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门
ABAC
=+
⑵L=DAC+）
C
⑶L=+ABCD（+）
0L
2.2.2已知函数L（A,B,C,D）的卡诺图如图所示，试写出函数L的最简与或表达式
L（ABCDBCDBCDBCPABD丄=++
223用卡诺图化简下列个式
解:
ABCDABCDABADABC++++
=ABCDABCDABCCDDADBBCCABCDD++（+）（++）（+）（++）（+）
=ABCDABCDABCDABCDABCDABCDABCD++
（6）LABCD（,=Zm（0,2,4,6,9,13）+Zd（1,3,5,7,11,15）
fl
/
4
1]
1/
）
L=+AD
LADACAB=++
++，试用真值表
2.2.4已知逻辑函数LABBCCA=
门）表示
1＞由逻辑函数写出真值表
2＞由真值表画出卡诺图
用摩根定理将与或化为与非表达式
L=AB+BC+AC=ABBCAC?
4＞由已知函数的与非-与非表达式画出逻辑图
◎
第二章习题
3.1MOS逻辑门电路
种最合适工作在高噪声
3.1.1根据表题3.1.1所列的三种逻辑门电路的技术参数，试选择一环境下的门电路。
表题3.1.1逻辑门电路的技术参数表
VoH（min）/V
VoL（max）/V
ViH（min）N
^/iL（max）/^/
逻辑门A
2.4
O.4
2
0.8
逻辑门B
3.5
O.2
2.5
0.6
逻辑门C
4.2
3.2
根据表题3.1.1所示逻辑门的参数，以及式（3.1.1）和式（3.1.2）,计算出逻辑门A的高电平和低电平噪声容限分别为：
VNHA=VOH（min）—VIH（min）=2.4V—2V=O.4V
VNLA（max）=VlL（max）VoL（max）=O.8VO.4V=O.4V
同理分别求出逻辑门B和C的噪声容限分别为：
Vnhb=1V
Vnlb=O.4V
Vnhc=1VVnlc
=O.6V
电路的噪声容限愈大，其抗干扰能力愈强，综合考虑选择逻辑门C
3.1.3根据表题3.1.3所列的三种门电路的技术参数，计算出它们的延时-功耗积，并确定哪一
种逻辑门性能最好
表题3.1.3逻辑门电路的技术参数表
tpLH/ns
tpHL/ns
Pd/mW
1.2
16
5
6
8
10
延时-功耗积为传输延长时间与功耗的乘积，即
DP=tPdPD
根据上式可以计算出各逻辑门的延时-功耗分别为
22
同理得出：
DPb=44PJdpc=10PJ逻辑门的dp值愈小，表明它的特性愈好，所以逻辑门C的性能最好.
3.1.5为什么说74HC系列CMOS与非门在+5V电源工作时，输入端在以下四种接法下都属于逻辑
0:
（1）输入端接地；
⑵输入端接低于1.5V的电源；
⑶输入端接同类与非门的输出低电压O.1V;
⑷
输入端接10kQ的电阻到地.
对于74HC系列CMOS门电路来说，输出和输入低电平的标准电压值为：
Vol=O.1V,Vil=1.5V,因此有：
（1）Vi=0<
Vil=1.5V,属于逻辑门0
⑵Vi<
1.5V=Vil，属于逻辑门0
⑶Vi<
0.1<
Vil=1.5V,属于逻辑门0
⑷由于CMOS管的栅极电流非常小，通常小于1uA,在10kQ电阻上产生的压降小于10mV即Vi
<
0.01V<
Vil=1.5V,故亦属于逻辑0.
3.1.7求图题3.1.7所示电路的输出逻辑表达式.
n个三态门的输出接到数据传输总
CSn为片选信号输入端•试问：
；
（2）CS信号能
，可能发生什么情况？
⑶如果
图解3.1.7所示电路中
L1=AB,L2=BC,L3=
D,L4实现与功能,即L4=L1?
L2?
L3,而
L=L4E,所以输出逻辑表达式为L=ABBCDE
3.1.9图题3.1.9表示三态门作总线传输的示意图，图中线，D1，D2，,,Dn为数据输入端，CS1，CS2,,
（1）CS信号如何进行控制，以便数据D1,D2,,,Dn通过该总线进行正常传输
否有两个或两个以上同时有效？
如果出现两个或两个以上有效
所有CS信号均无效，总线处在什么状态？
（1）根据图解3.1.9可知片选信号CS1,CS2,,CSn为高电平有效，当CSi=1时第i个三态门被选中，其输入数据被送到数据传输总线上，根据数据传输的速度，分时地给CS1，CS2,,CSn端以正脉冲信号，使其相应的三态门的输出数据能分时地到达总线上.
，即总
（2）CS信号不能有两个或两个以上同时有效，否则两个不同的信号将在总线上发生冲突
线不能同时既为0又为1.
（3）如果所有CS信号均无效，总线处于高阻状态.
电路，说明它们的逻辑功能
3.1.12试分析3.1.12所示的CMOS
EN
（B）
冗・
L_r
（C）
T.,
对于图题3.1.12（a）所示的
CMOS电路，当
EN=0时，TP2和均导通，和Tn2TP1Tn1
构成的反相器正常工作，L=A,当EN=1时，和
平还是
均截止，无论Tp2
Tn2a为高电
低电平，输出端均为高阻状态，其真值表如表题解态非门，其表示符号如图题解3.1.12（a）所示。
3.1.12所示，该电路是低电平使能三
图题3.1.12（b）所示CMOS电路，EN=0时，导通，或非门打开,
和构成反TP2TP1TN1
相器正常工作，L=A;
当EN=1时，截止，或非门输出低电平，使
截止，输出端TP2TN1处于
高阻状态，该电路是低电平使能三态缓冲器,
其表示符号如图题解
3.1.12（b）所示。
同理可以分析图题3.1.12（C）和图题
电平使能三态缓冲器和低电平使能三态非门
3.1.12（d）所示。
高阻
3.1.12（c
3.1.12（d）
咼阻
3.2.2为什么说TTL与非门的输入端在以下四种接法下，都属于逻辑1：
（1）输入端悬空;
（2）输入端接高于2V的电源；
（3）输入端接同类与非门的输出高电压3.6V；
（4）输入
端接10kQ的电阻到地。
（1）参见教材图3.2.4电路，当输入端悬空时，
T1的集电结和T2,T3管的发射结，使T2,
Vc2=Vces2+Vbe3=0.2+0.7=0.9V，而T4管若要导通
T4截止。
又因T3饱和导通，故与非门输出为低电平，
于输入逻辑1。
（2）当与非门输入端接高于2V的电源时，若T1管的发射结导通，则Vbe1>
0.5V
的基极电位Vb>
2+C1=2.5V。
而Vb1>
2.1V时，将会使T1的集电结处于正偏，T3处于饱和状态，使T4截止，与非门输出为低电平。
故与非门输出端接高于2V
电源时，相当于输入逻辑1。
（3）与非门的输入端接同类与非门的输出高电平3.6V输出时，若Vb1=3.6+0.5=4.1。
而若Vb1>
2.1V时，将使「的集电结正偏，T2,这时
Vb1被钳位在2.4V，即T1的发射结不可能处于导通状态，而是处于反偏截止。
当Vb1>
2.1V与非门输出为低电平。
T1管的集电结处于正偏，Vcc作用于
T3饱和，使T2管的集电极电位，故
VB2=Vc2》Ve4+Vd=0.7+0.7=1.4V
由上分析，与非门输入悬空时相当
T1
管
T2,
的
T1管导通，则
T3处于饱和状态,
由（
1）
（2）,
则Vbi=3.07+Vbe=3.07+0.5=3.57V。
但Vbi是个不可能大于
将使T1管的集电结正偏，
时，T1将处于截止状态，
（4）与非门输入端接10kQ的电阻到地时，教材图3.2.8的与非门输入端相当于解3.2.2
图
RI
所示。
这时输入电压为VI=尺"
肚（Vcc-Vbe）=10（5-0.7）/（10+4）=3.07V。
若「导通,
2.1V的。
当Vbi=2.1V时，
T2,T3处于饱和，使Vbi被钳位在2.1V，因此，当R|=10kQ由
（1）这时相当于输入端输入高电平。
3.2.3设有一个74LS04反相器驱动两个74ALS04反相器和四个74LS04反相器。
（1）问驱动门是否超载？
（2）若超载，试提出一改进方案；
若未超载，问还可增加几个74LS04
门？
74LS04。
（1）根据题意，74LS04为驱动门，同时它有时负载门，负载门中还有
从主教材附录A查出74LS04和74ALS04的参数如下（不考虑符号）74LS04:
loL（max）=8mA,|oH（max）=0.4mA;
IiH（max）=0.02mA.
4个74LS04的输入电流为：
4|iL（max）=4X0.4mA=1.6mA,
4IIH（max）=4X0.02mA=0.08mA
2个74ALS04的输入电流为：
2IIL（max）=2X0.1mA=0.2mA,
2IIH（max）=2X0.02mA=0.04mA。
①拉电流负载情况下如图题解3.2.3（a）所示，74LS04总的拉电流为两部分，即4个
74ALS04的高电平输入电流的最大值4IIH（max）=0.08mA电流之和为
0.08mA+0.04mA=0.12mA.而74LS04能提供0.4mA的拉电流，并不超载。
②灌电流负载情况如图题解3.2.3（b）所示，驱动门的总灌电流为1.6mA+0.2mA=1.8mA.
而74LS04能提供8mA的灌电流，也未超载。
3.2.4图题3.2.4所示为集电极门74LS03驱动5个CMOS逻辑门，已知OC门输管
截止时的漏电流=0.2mA;
负载门的参数为：
=4V,=1V==1A试计算上拉电阻的值。
从主教材附录A查得74LS03的参数为：
VOH（min）=2.7V，VOL（max）=0.5V，IOL（max）=8mA.根据式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值。
灌电流情况如图题解3.2.4（a）所
示，
IOL（max）-IILtotal（）（8-0.005）mA
拉电流情况如图题解3.2.4（b）所示，74LS03输出为高电平,
IlHtotal（）=5liH=5X0.001mA=0.005mA
由于VoH（min）<
VlH（min）为了保证负载门的输入高电平，取VoH（min）=4V有
Ioltotal（）+IIHtotal（）（0.2-0.005）mA
综上所述，Rp的取值范围为0.56Q7.9Q3.6.7设计一发光二极管（LED）驱动电路，设LED的参数为Vf=2.5V,|D=4.5Ma;
若Vcc=5V,当
LED发亮时，电路的输出为低电平，选出集成门电路的型号，并画出电路图.解:
设驱动电路如图题解3.6.7所示，选用74LSO4作为驱动器件，它的输出低电平电流
第四章组合逻辑习题解答
4.1.2组合逻辑电路及输入波形（A.B）如图题4.1.2所示，试写出输出端的逻辑表达式并画出输出波形。
L=AB+AB=AB
首先将输入波形分段，然后逐段画出输出波形。
当A.B信号相同时，输出为1，不同时，输出为0，得到输出波形。
-TLRW
如图所示
4.2.1试用2输入与非门设计一个3输入的组合逻辑电路。
当输入的二进制码小于3时，输出
为0;
输入大于等于3时，输出为1。
根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。
由卡诺图化简得到最
简与或式，然后根据要求对表达式进行变换，画出逻辑图
1）设入变量为A.B.C输出变量为L，根据题意列真值表
aBCL
由卡诺图化简，经过变换得到逻辑表达式
2）
l=+Abcabc*
用2输入与非门实现上述逻辑表达式
D
2）由真值表画卡诺图
m
1'
由卡诺图化简得
由于规定只能用
L=AB+AC+AD+BCD
2输入与非门，将上式变换为两变量的与非一一与非运算式
L=ABACADBCDABACADBCD*
3）根据L的逻辑表达式画出由2输入与非门组成的逻辑电路
=&
i=EHEr
4.3.3判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险
当A=0，c=1时，L=+BB有可能产生竞争冒险，为消除可能产生的竞争冒险,
，修改后的电路
增加乘积项使AC，使L=ABBCAC*+
如图
4.4.4试用74HC147设计键盘编码电路，十个按键分别对应十进制数0〜9,编码器的输出为
8421BCD码。
要求按键9的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键0
按下两种情况。
真值表
4.4.6用译码器74HC138和适当的逻辑门实现函数F=址卩虹汕亡沁
将函数式变换为最小项之和的形式
ABC+ABC+ABC+ABC=fTlo+血+mii+lTh
F=
将输入变量A、B、C分别接入、、端，，并将使能端接有效电平。
由于74HC138是低电平
有效输出，所以将最小项变换为反函数的形式
L=兀-乔-花•而二沧山’Yg八b
在译码器的输出端加一个与非门，实现给定的组合函数。
十5V
4.4.14七段显示译码电路如图题4.4.14（a）所示，对应图题4.4，14（b）所示输人波形，
试确定显示器显示的字符序列
当LE=0时，图题4,4。
14（a）所示译码器能正常工作。
所显示的字符即为A2A2A1A所
表示的十进制数，显示的字符序列为0、1、6、9、4。
当LE由0跳变1时，数字4被锁存，
所以持续显示4。
4419试用4选1数据选择器74HC153产生逻辑函数LABC（,=口1（126,7）.
74HC153的功能表如教材中表解4419所示。
根据表达式列出真值表如下。
So看出输出L与变量C之间的关系，当AB=00时，L=C,因此数据端Io接C;
当
AB=01
时，L=,CI1接C;
当AB为10和11时，L分别为0和1,数据输入端12和13分别接0和1。
由此可得逻辑函数产生器，如图解4419所示。
4421应用74HC151实现如下逻辑函数。
1.FABCABCABCmmnr+
D1=D4=D5=1其他=02.
y=AOBOCj^B^AB）QC=AS+ABC.+（AB
={4fi+Afi）C+XBC+ABC=4BC+4BCABCARC
=THi+JUj++m,
Dq=D严D严D&
=0D|=Dj-Z）4-D,=1
（a）
4,4.26试用数值比较器74HC85设计一个8421BCD码有效性测试电路，当输人为8421BC［码时，输出为1,否则为0。
BCD码输入
■
^3A工
测试电路如图题解4.4.26所示，当输人的08421BC［码小于1010时，FA<
B输出为1，否则0为0。
A。
B冬B空B,Bo
鼻AMB
74HC85
工AVB
■a-Bu
Fa
-BFavBFaAB
o
4.4.31由4位数加法器74HC283勾成的逻辑电路如图题4。
4.31所示，M和N为控制端，试分析该电路的功能。
分析图题4.4,31所示电路，根据MN的不同取值，确定加法器
74HC283的输入端B3B2B1B0的值。
当MN=00时，加法器74HC283的输人端B3B2B1BI00000，则加法器的输出为S=I。
当MN=01时，输入端B3B2B1B0=
0010,加法器的输出S=I+2。
同理，可分析其他情况，如表题解4.4.31所示。
4.31
MN1站®
fl,齐
s
ww
j肌s,fl,%
0Jo•0a
f+0
10
0«
/+3
010«
10
/+a
dial
t+5
该电路为可控制的加法电路。
第六章习题答案
6.
升级会员 