数字电路第五版康华光课后答案Word下载.docx

1、T111 r 1:1 A1 hXihl 1 t 11 11.1 11 tILk- H1 1 !1 :p 1h i 1 1 11 1 h,I .第二章逻辑代数习题解答2.1.1用真值表证明下列恒等式真值表如下（3） A =B AB AB+ （A B） =AB+ABABAABAB+AB由最右边2栏可知，AB与AB+AB的真值表完全相同。2.1.3用逻辑代数定律证明下列等式（3） A+ ABC ACD C D E A CD E+A+ABC ACD C D E+ + + （）= A（1+BC ACD CDE）+ +=+ A ACD CDE+2.1.4用代数法化简下列各式（3） ABC B（ +C） 解

2、: ABCB（ +C）=+ + （A B C B C）（ + ）=AB AC BB BC CB C+ + + +=AB C A B B+ （ + + + 1）=AB C+（6） （A+ + + + B A B AB AB （ ）（）（）申_（A+ + + +_ B_A B AB AB （）（）（）=A B?+ A B? + （A+ B A）（+ B）_ B丄AB丄AB一 + +AB+BA+B=AB（9） ABCD ABD BCD ABCBD BC+ +ABCD ABD BCD ABCBD BC+ +2.1.7（1） LD（ + + +_ ）B A C D（ + + ） = AB BC BD+

3、+画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门AB AC= + L = DAC+ ）C L=+ABCD（ + ）0 L2.2.2 已知函数L （A, B, C, D）的卡诺图如图所示，试写出函数 L的最简与或表达式L（ABCDBCDBCDBCPABD丄 = + +223用卡诺图化简下列个式解: ABCD ABCD AB AD ABC+ + += ABCD ABCD ABC C D D AD B B C C ABC D D+ （ + ）（ + + ）（ + ）（ + + ） （+ ）=ABCD ABCD ABCD ABCD ABCD ABCD ABCD+ +（6） L A B C

4、 D（, =Zm（0,2,4,6,9,13）+ Zd（1,3,5,7,11,15）fl/411 /）L= + A DL AD AC AB=+ + + ，试用真值表2.2.4 已知逻辑函数L AB BC CA=门）表示1由逻辑函数写出真值表2由真值表画出卡诺图用摩根定理将与或化为与非表达式L = AB + BC + AC = AB BC AC?4由已知函数的与非-与非表达式画出逻辑图第二章习题3.1 MOS逻辑门电路种最合适工作在高噪声3.1.1根据表题3.1.1所列的三种逻辑门电路的技术参数，试选择一 环境下的门电路。表题3.1.1逻辑门电路的技术参数表VoH （min） /VVoL（max）

5、/VViH （min） N/iL（max） /逻辑门A2.4O.420.8逻辑门B3.5O.22.50.6逻辑门C4.23.2根据表题 3.1.1所示逻辑门的参数，以及式（3.1.1）和式（3.1.2）,计算出逻辑门 A的 高电平和低电平噪声容限分别为：VNHA =VOH （min） VIH （min） =2.4V 2V=O.4VVNLA（max） =VlL（max） VoL （max） =O.8V O.4V=O.4V同理分别求出逻辑门 B和C的噪声容限分别为：Vnhb =1VVnlb =O.4VVnhc =1V Vnlc=O.6V电路的噪声容限愈大，其抗干扰能力愈强，综合考虑选择逻辑门 C3

6、.1.3根据表题3.1.3所列的三种门电路的技术参数 ，计算出它们的延时-功耗积，并确定哪一种逻辑门性能最好表题3.1.3逻辑门电路的技术参数表tpLH / nstp HL/nsPd /mW1.21656810延时-功耗积为传输延长时间与功耗的乘积 ，即DP= tPdPD根据上式可以计算出各逻辑门的延时-功耗分别为2 2同理得出：DPb=44PJ dpc=10PJ逻辑门的 dp值愈小，表明它的特性愈好，所以逻辑门 C的 性能最好.3.1.5为什么说74HC系列CMOS与非门在+5V电源工作时，输入端在以下四种接法下都属于逻辑0: （1）输入端接地；输入端接低于1.5V的电源；输入端接同类与非门

7、的输出低电压 O.1V;输入端接10k Q的电阻到地.对于74HC系列CMOS门电路来说，输出和输入低电平的标准电压值为 ：Vol =O.1V, Vil =1.5V,因此有：（1） Vi =0 Vil=1.5V,属于逻辑门 0 Vi 1.5V= Vil，属于逻辑门0 Vi 0.1Vil =1.5V,属于逻辑门 0由于CMOS管的栅极电流非常小，通常小于1uA,在10k Q电阻上产生的压降小于 10mV即Vi0.01V 0.5V的基极电位 Vb2+C1=2.5V。而 Vb1 2.1V时，将会使 T1的集电结处于正偏， T3处于饱和状态，使 T4截止，与非门输出为低电平。故与非门输出端接高于 2V

8、电源时，相当于输入逻辑 1。（3） 与非门的输入端接同类与非门的输出高电平 3.6V输出时，若 Vb1=3.6+0.5=4.1 。而若Vb1 2.1V时，将使的集电结正偏，T2, 这时Vb1被钳位在2.4V，即T1的发射结不可能处于导通状态，而是处于反偏截止。当Vb1 2.1V与非门输出为低电平。T1管的集电结处于正偏， Vcc作用于T3饱和，使T2管的集电极电位 ，故V B2=Vc2Ve4 +Vd=0.7+0.7=1.4V由上分析，与非门输入悬空时相当T1管T2 ,的T1管导通，则T3处于饱和状态,由（1） （2）,则 Vbi=3.07+ Vbe=3.07+0.5=3.57 V。但 Vbi

9、是个不可能大于将使T1管的集电结正偏，时，T1将处于截止状态，（4）与非门输入端接 10kQ的电阻到地时，教材图 3.2.8的与非门输入端相当于解 3.2.2图RI所示。这时输入电压为 VI=尺肚（Vcc-Vbe）=10 （ 5-0.7 ） / （10+4 ） =3.07V。若导通,2.1V 的。当 Vbi=2.1V 时，T2, T3处于饱和，使 Vbi被钳位在 2.1V，因此，当 R|=10k Q 由（1）这时相当于输入端输入高电平。3.2.3设有一个74LS04反相器驱动两个 74ALS04反相器和四个 74LS04反相器。（1）问 驱动门是否超载？ （ 2）若超载，试提出一改进方案；若未

10、超载，问还可增加几个 74LS04门？74LS04。（1）根据题意，74LS04为驱动门，同时它有时负载门，负载门中还有从主教材附录 A查出74LS04和74ALS04的参数如下（不考虑符号） 74LS04 : loL（max）=8mA, |oH （max） =0.4mA; I iH（max）=0.02mA.4 个 74LS04 的输入电流为：4 |iL（max）=4 X 0.4mA=1.6mA,4 IIH （max） =4 X 0.02mA=0.08mA2 个 74ALS04 的输入电流为：2 IIL（max） =2 X 0.1mA=0.2mA,2 I IH（max） =2 X 0.02mA

11、=0.04mA。 拉电流负载情况下如图题解 3.2.3 （a）所示，74LS04总的拉电流为两部分，即 4个74ALS04的高电平输入电流的最大值 4 IIH（max） =0.08mA电流之和为0.08mA+0.04mA=0.12mA.而74LS04能提供 0.4mA的拉电流，并不超载。 灌电流负载情况如图题解 3.2.3 （b）所示，驱动门的总灌电流为 1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌电流，也未超载。3.2.4 图题3.2.4所示为集电极门 74LS03驱动5个CMOS逻辑门，已知 OC门输管截止时的漏电流=0.2mA ;负载门的参数为：=4V,=1V=1A

12、试计算上拉电阻的值。从主教材附录 A 查得 74LS03 的参数为：VOH（min） =2.7V， VOL（max） =0.5V， IOL（max） =8mA.根 据式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值。灌电流情况如图题解 3.2.4（ a）所示，IOL（max） - IIL total （） （8- 0.005）mA拉电流情况如图题解 3.2.4 （b）所示，74LS03输出为高电平,IlH total （） =5 liH =5 X 0.001mA=0.005mA由于VoH（min） VlH（min）为了保证负载门的输入高电平，取 VoH（min） =4V有Iol tot

13、al （ ） + I IH total （） （0.2- 0.005）mA综上所述，Rp的取值范围为 0.56 Q7.9Q 3.6.7设计一发光二极管（LED）驱动电路，设LED的参数为 Vf=2.5V, |D=4.5Ma;若Vcc =5V,当LED发亮时，电路的输出为低电平，选出集成门电路的型号，并画出电路图.解:设驱动电路如 图题解3.6.7所示，选用74LSO4作为驱动器件，它的输出低电平电流第四章 组合逻辑 习题解答4. 1 . 2组合逻辑电路及输入波形（A.B）如图题4.1.2所示，试写出输出端的逻辑表达式并画 出输出波形。L = AB+ AB = A B首先将输入波形分段，然后逐段

14、画出输出波形。当A.B信号相同时，输出为 1，不同时，输出为 0，得到输出波形。-TLRW如图所示4. 2. 1试用2输入与非门设计一个 3输入的组合逻辑电路。当输入的二进制码小于 3时，输出为0;输入大于等于3时，输出为1。 根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图1）设入变量为A.B.C输出变量为L，根据题意列真值表a B C L由卡诺图化简，经过变换得到逻辑表达式2）l=+Abcabc *用2输入与非门实现上述逻辑表达式D2 ）由真值表画卡诺图m1由卡诺图化简得由于规定只能用L=AB+AC+AD+BC

15、D2输入与非门，将上式变换为两变量的与非一一与非运算式L= AB AC AD BCD AB AC AD B CD*3）根据L的逻辑表达式画出由 2输入与非门组成的逻辑电路=&i=EHEr4. 3. 3判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险当A=0，c=1时，L= + B B有可能产生竞争冒险，为消除可能产生的竞争冒险,，修改后的电路增加乘积项使 AC ，使L=A B BC AC* +如图4.4.4 试用74HC147设计键盘编码电路，十个按键分别对应十进制数 09,编码器的输出为8421BCD码。要求按键9的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键

16、 0按下两种情况。真值表4.4.6用译码器74HC138和适当的逻辑门实现函数 F=址卩虹汕亡沁将函数式变换为最小项之和的形式ABC+ABC+ABC+ABC = fTlo +血 +mii +lThF=将输入变量A、B、C分别接入、端，并将使能端接有效电平。由于 74HC138是低电平有效输出，所以将最小项变换为反函数的形式L =兀-乔-花而 二沧山Yg八b在译码器的输出端加一个与非门，实现给定的组合函数。十5V4.4.14七段显示译码电路如图题 4. 4. 14 （ a）所示，对应图题 4. 4，14 （ b）所示输人波形，试确定显示器显示的字符序列当LE=0时，图题4, 4。14 （a）所示

17、译码器能正常工作。所显示的字符即为 A2A2A1A所表示的十进制数，显示的字符序列为 0、1、6、9、4。当LE由0跳变1时，数字4被锁存，所以持续显示 4。4419试用4选1数据选择器74HC153产生逻辑函数L ABC（, =口1（126,7）.74HC153的功能表如教材中表解 4419所示。根据表达式列出真值表如下。So看出输出L与变量C之间的关系，当AB=00时，L= C,因此数据端Io接C;当AB=01时，L= , C I1接C;当AB为10和11时，L分别为0和1,数据输入端12和13分 别接0和1。由此可得逻辑函数产生器，如图解 4419所示。4421应用74HC151实现如下

18、逻辑函数。1. F ABC ABC ABC m m nr +D1=D4=D5=1其他=0 2.y =AOBOCjB AB）QC =AS+ABC.+ （AB=4fi +A fi）C + XBC + ABC =4B C +4 BC ABCARC=THi + JUj + + m,Dq =D严 D严 D& =0 D| =Dj - Z）4 - D, =1（a）4, 4. 26试用数值比较器74HC85设计一个8421BCD码有效性测试电路，当输人 为8421BC码时，输出为1,否则为0。BCD码输入3 A工测试电路如图题解 4. 4. 26所示，当输人的08421BC码小于1010时，FA B输出为1，

19、否则0为0。A。B冬 B空 B, Bo鼻AMB74HC85工AVBa-B uFa-B FavB FaABo4. 4. 31由4位数加法器74HC283勾成的逻辑电路如图题 4。4. 31所示，M和 N为控制端，试分析该电路的功能。分析图题4 . 4 , 31所示电路，根据 MN的不同取值，确定加法器74HC283的输入端 B3B2B1B0的值。当 MN= 00时，加法器 74HC283的输人端 B3B2B1BI0 0000，则加法器的输出为 S= I。当MN= 01时，输入端B3B2B1B0=0010,加法器的输出S = I +2。同理，可分析其他情况，如表题解 4 . 4. 31所示。4.31M N 1站 fl,齐sw wj 肌 s, fl, %0 Jo 0 af+ 01 00 /+30 1 0 1 0/+adialt +5该电路为可控制的加法电路。第六章习题答案6.