组成原理试题Word格式.docx

组成原理试题Word格式.docx

《组成原理试题Word格式.docx》由会员分享，可在线阅读，更多相关《组成原理试题Word格式.docx（30页珍藏版）》请在冰豆网上搜索。

简答题

14、什么是适配器？

简述其功能。

15、15、什么是CPU？

16、什么是存储容量？

什么是单元地址？

17、什么是外存？

18、什么是内存？

19、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？

20、冯诺依曼体系结构要点

答案：

1.D2.A3.B4.C5.×

6.×

7.√8.√9.操作系统10.控制器运算器存储器输入设备输出设备11.系统软件应用软件12.微程序级一般机器级操作系统级汇编语言级高级语言级程序设计13.电子管晶体管集成电路大规模集成电路巨大规模集成电路14.适配器：

连接主机和外设的部件，起一个转换器的作用，以使主机和外设协调工作15.CPU：

包括运算器和控制器。

基本功能为：

指令控制、操作控制、时间控制、数据加工。

16.解：

存储容量：

指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容　量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。

单元地址：

单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。

17.外存：

为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。

外存可存储大量的信息，计算机需要使用时，再调入内存。

18.解：

内存：

一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。

用来存放经常使用的程序和数据。

19.一般来讲，在取指周期中从存储器读出的信息即指令信息；

而在执行周期中从存储器中读出的信息即为数据信息。

20.二进制；

存储程序顺序执行；

硬件由运算器、控制器、存储器、输入设备、输出设备组成。

第二章

1、float型数据通常用IEEE754单精度浮点数格式表示.若编译器将float型变量x分配在一个32位浮点寄存器FR!

中,且x=-8.25,则FR1的内容是（）

A、C1040000HB、C2420000HC、C1840000HD、C1C20000H

2、不属于ALU的部件有（）

A加法器或乘法器B移位器C逻辑运算部件D指令寄存器

3、当且仅当（）发生时,称为浮点数溢出（上溢）

A阶码上溢B尾数上溢C尾数与阶码同时上溢D尾数或阶码上溢

4、处理器中的ALU采用（）来实现

A时序电路B组合逻辑电路C控制电路D模拟电路

5、在C程序中,int类型的变量x的值为-1088。

程序执行时，x先被存放在16位的寄存器R1中，然后被算术右移4位。

则此时R1中的内容以16进制表示是（）

A、FBC0HB、FFBCHC、0FBCHD、87BCH

6、下列数中最大的是（）

A、10000000BB、125OC、10000110（BCD码）D、55H

7、一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则其最小值是（）：

A、-127B、-32C、-125D、-3

8、某数在计算机中用8421BCD码表示为011110001001，其真值是：

A、789DB、789HC、1887DD、11110001001B

9、若浮点数尾数用补码表示，则判断运算结果是否为规格化数的方法是：

A阶符与数符相同为规格化数　

B阶符与数符相异为规格化数　

C数符与尾数小数点后第一位数字相异为规格化数　

D数符与尾数小数点后第一位数字相同为规格化数

10、算术/逻辑运算单元74181ALU可完成：

A、16种算术运算功能　B、16种逻辑运算功能　

C、16种算术运算功能和16种逻辑运算功能　D、4位乘法运算和除法运算功能

11、某机字长32位，其中1位符号位，31位表示尾数。

若用定点小数表示，则最大正小数为：

A、+（1-2-32）B、+（1-2-31）C、2-32D、2-31

12、若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）码：

A原B补C反D移

13、下列数中最小的数为（）：

A、101001BB、52QC、29DD、233H

14、补码表示的8位二进制定点小数所能表示数值的范围是（）

A、-0.1111111B~0.1111111BB、-1.0000000B~0.1111111B

C、-0.1111111B~1.0000000BD、-1.0000000B~1.0000000B

15、某浮点数采用IEEE754单精度格式表示为C5100000H,则该数的值是（）（注:

选项中[]内的值为上标）

A、-1.125*2[10]B、-1.125*2[11]C、-0.125*2[10]D、-0.125*2[11]

16、ASCII码即美国国家信息交换标准代码。

标准ASCII码占9位二进制位，共表示512种字符。

17、引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围。

18、机器码是信息在计算机中的二进制表示形式。

19、移码表示法主要用于表示数的阶码E，以利于比较两个数指数的大小和操作。

20、（26H或63H）异或135O的值为。

21、设机器数字长为8位（含1符号位），若机器数为81H（十六进制），当它分别代表原码、补码、反码和移码时，等价的十进制整数分别为、、和

。

22、两个BCD码相加，当结果大于9时，修正的方法是将结果，并产生进位输出。

23、现代计算机的运算器一般通过总线结构来组织。

按其总线数不同，大体有、和三种形式。

24、对阶时，使阶向阶看齐，使阶的尾数向移位，每移一位，其阶码加一，直到两数的阶码相等为止。

25、按IEEE754规范，一个浮点数由、、三个域组成，其中的值等于指数的加上一个固定。

26、在进行浮点加法运算时，需要完成为、、、、和等步骤。

27、提高加法器运算速度的关键是。

先行进位的含义是。

28、浮点运算器由和组成，它们都是运算器。

只要求能执行运算，而要求能进行运算。

29、设有七位二进制信息码0110101，则低位增设偶校验码后的代码为。

30、为了提高运算器的速度，可以采用进位、乘除法、流水线等并行措施。

计算题

31、X的补码为：

10101101，用负权的概念计算X的真值。

32、写出十进制数-5的IEEE754编码。

33、已知X和Y,用变形补码计算X-Y,同时指出运算结果是否溢出。

（1）X=0.11011Y=-0.11111

（2）X=0.10111Y=0.11011（3）X=0.11011Y=-0.10011

34、已知X和Y,用变形补码计算X+Y,同时指出运算结果是否溢出。

（1）X=0.11011Y=0.00011

（2）X=0.11011Y=-0.10101（3）X=-0.10110Y=-0.00001

35、设阶为5位（包括2位阶符）,尾数为8位（包括2位数符）,阶码、尾数均用补码表示,完成下列取值的[X+Y]，[X-Y]运算：

（1）X=2-011×

0.100101　　Y=2-010×

（-0.011110）

36、已知A=2[-101]×

（-0.1010000），B=2[-100]×

0.1110110，按浮点运算方法计算A+B.（方括号内是阶码）

37、设浮点数字长16位，其中阶码4位（含1位阶符），尾数12位（含1位数符），将51/128转换成二进制规格化浮点数（要求阶码采用移码，尾数采用补码，二进制表示）。

并给出此浮点数格式的规格数表示范围。

38、某加法器进位链小组信号为C4C3C2C1，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。

（1）串行进位方式

（2）并行进位方式

39、什么是奇偶校验码？

40、简述计算机中采用二进制代码的优点。

1.A2.D3.A4.B5.B6.A7.C8.A9.C10.C11.B12.B13.C14.B15.B16.×

17.√18.√19.浮点数对阶20.58D21.-1-127-126122.加623.单总线结构双总线结构三总线结构24.小大小右右25.符号位S阶码E尾数M阶码E真值e偏移值26.零操作数检查对阶尾数求和结果规格化舍入处理溢出处理27.降低进位信号的传播时间低有效位的进位信号可以直接向最高位传递28.阶码运算器尾数运算器定点阶码运算器加法和减法尾数运算器加、减、乘、除29.0110101030.先行阵列

31.解：

X=1×

+1×

+=-83

32.解：

-5D=-101B在IEEE754规范中规格化表示应该为1.01×

22，e=127+2=129则IEEE754规范编码为：

11000000101000000000000000000000

33.解：

（1）先写出x和y的变形补码，再计算它们的差　　　[x]补=00.11011[y]补=11.00001[-y]补=00.11111　　[x-y]补=[x]补+[-y]补=00.11011+00.11111=01.11010　　∵运算结果双符号不相等∴为正溢出　　X-Y=+1.1101B　　

（2）先写出x和y的变形补码，再计算它们的差　　　[x]补=00.10111[y]补=00.11011[-y]补=11.00101　[x-y]补=00.10111+11.00101=11.11100　　　　　　∴x-y=-0.001B无溢出　　（3）先写出x和y的变形补码，再计算它们的差　　　　　　[x]补=00.11011[y]补=11.01101[-y]补=00.10011　　　　　　[x-y]补=[x]补+[-y]补=00.11011+00.10011=01.01110　　　　∵运算结果双符号不相等∴为正溢出　X-Y=+1.0111B

34.解：

（1）先写出x和y的变形补码再计算它们的和　[x]补=00.11011[y]补=00.00011　[x+y]补=[x]补+[y]补=00.11011+00.00011=0.11110　∴x+y=0.1111B无溢出。

（2）先写出x和y的变形补码再计算它们的和　　　　　　[x]补=00.11011[y]补=11.01011　　　　　[x+y]补=[x]补+[y]补=00.11011+11.01011=00.00110　∴x+y=0.0011B无溢出。

　　（3）先写出x和y的变形补码再计算它们的和　　　　　　[x]补=11.01010[y]补=11.11111　　　　　　[x+y]补=[x]补+[y]补=11.01010+11.11111=11.01001　　　　　　∴x+y=-0.10111B无溢出

35.解：

（1）将y规格化得：

y=×

（-0.111100）　　　[x]浮=1101，00.100101[y]浮=1101，11.000100[-y]浮=1101，00.111100　　　①对阶　　　　[ΔE]补=[Ex]补+[-Ey]补=1101+0011=0000　　　　∴Ex=Ey　　　②尾数相加　　　　　　相加　　　　　　　　　　　　　　　　相减　　　　　00.100101　　　　　　　　　　　　　00.100101　　　　+11.000100　　　　　　　　　　　　+00.111100　　　　------------　　　　　　　　　　　--------------　　　　　11.101001　　　　　　　　　　　　　01.100001　　　[x+y]浮=1101,11.101001　左规[x+y]浮=1100,11.010010　　　　∴x+y=×

（-0.101110）　　　[x-y]浮=1101,01.100001　右规[x-y]浮=1110,00.1100001　　　　　　　　　　　　　舍入处理得[x-y]浮=1110,00.110001　　　　∴x-y=×

0.110001

36.11,100；

00.1001110

37.0，111；

0.11001100000

正数2[-9]~2[7]*（1-2[-11]）

负数-2[7]~-2[-8]*（2[-1]+2[-11]）

注：

[]中为指数

38.解：

（1）串行进位方式：

　　　　C1=G1+P1C0其中：

G1=A1B1，P1=A1⊕B1　　　　C2=G2+P2C1　　　G2=A2B2，P2=A2⊕B2　　　　C3=G3+P3C2　　　G3=A3B3，P3=A3⊕B3　　　　C4=G4+P4C3　　　G4=A4B4，P4=A4⊕B4　　　

（2）并行进位方式：

　　　　C1=G1+P1C0　　　　C2=G2+P2G1+P2P1C0　　　　C3=G3+P3G2+P3P2G1+P3P2P1C0　　　　C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0　　其中G1-G4，P1-P4表达式与串行进位方式相同。

39.奇偶校验码用于检验信息在传输、存储和处理过程中出现的错误。

奇偶校验码只是一种最简单的检错码，只能检错不能纠错，且仅能检出奇数个错误。

40.

（1）技术上容易实现；

（2）运算规则简单；

（3）可借助于逻辑代数来分析、研究；

（4）与其它进制的转换容易。

第三章

1、某SRAM芯片，存储容量为64K×

16位，该芯片的地址线和数据线数目为：

A、64，16　B、16，64　C、64，8　D、16，16

2、计算机系统中的存贮器系统是指：

A、RAM存贮器　B、ROM存贮器　C、主存贮器　D、内存贮器和外存贮器

3、相联存储器是按（）进行寻址的存储器

A地址指定方式B堆栈存取方式

C内容指定方式D地址指定与堆栈存取方式结合

4、交叉存储器实质上是一种（）存储器，它能执行独立的读写操作

A多模块，并行B多模块，串行C整体式，并行D整体式，串行

5、采用虚拟存储器的主要目的是

A提高主存储器的存取速度B扩大存储器空间，并能进行自动管理

C提高外存储器的存取速度D扩大外存储器的存储空间

6、存储周期是指

A存储器的读出时间B存储器进行连续读和写操作所允许的最短时间间隔

C存储器的写入时间D存储器进行连续写操作所允许的最短时间间隔

7、在主存和CPU之间增加cache的目的是

A增加内存容量B提高内存的可靠性

C解决CPU与内存之间的速度匹配问题D增加内存容量，同时加快存取速度

8、存储单元是指：

A存放一个二进制信息位的存储元B存放一个机器字的所有存储元集合

C存放一个字节的所有存储元集合D存放两个字节的所有存储元集合

9、下面说法正确的是

A、半导体RAM信息可读可写，且断电后仍能保持记忆

B、半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的

C、静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失

D、ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失

10、存储元存储八位二进制信息，是计算机存储信息的最小单位。

11、Cache主要强调大的存储容量，以满足计算机的大容量存储要求。

12、外存（辅存）主要强调快速存取，以便使存取速度与CPU速度相匹配。

13、计算机存储器功能是记忆以二进制形式表示的数据和程序。

14、存储器带宽指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标。

常用单位有：

位/秒或字节/秒。

15、DRAM存储器的刷新一般有、和三种方式，之所以刷新是因为。

16、存储器的技术指标主要有、、和。

17、对存储器的要求是，，，为了解决这三方面的矛盾，计算机采用和体系结构。

18、CPU能直接访问由和，但不能直接访问。

19、虚拟存储器只是一个容量非常大的存储器模型，不是任何实际的存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有式、式和式三类。

20、虚拟存储器指的是层次，它给用户提供了一个比实际空间大得多的空间。

21、双端口存储器和多模块交叉存储器属于存储器结构，前者采用技术，后者采用技术。

22、主存与CACHE的地址映射有、、三种方式。

23、设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。

若存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns。

问：

顺序存储器和交叉存储器的平均存取时间、带宽各是多少？

24、有一个16K×

16的存储器，用1K×

4的DRAM芯片（内部结构为64×

16）构成，设读/写周期为0.1ms，问：

1）采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？

2）如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？

死时间率多少？

25、CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为200次。

已知CACHE存取周期为40ns，主存存取周期为160ns。

分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效率e。

26、设某RAM芯片，其存储容量为16K×

8位，问：

1）该芯片引出线的最小数目应该是多少？

2）存储器芯片的地址范围是多少

27、某磁盘组共有4个记录面，每毫米5道，每道记录信息为12288B，最小磁道直径为230毫米，共有275道，磁盘转速为3000转/分。

（1）最低位密度是多少？

（2）数据传输率是多少？

（3）平均等待时间是多少？

28、已知cache/主存的效率是85%，平均访问时间为60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。

29、某磁盘组有5个记录面，每个记录面的内磁道直径为22cm，外磁道直径为33cm，最大位密度为1600bit/cm，道密度为80道/cm，转速为3600转/分。

（1）计算每条磁道的容量；

（2）计算磁盘的数据传输率；

（3）计算平均等待时间。

30、说出至少三种加速CPU和存储器之间有效传输的措施。

31、存储保护主要包括哪几个方面？

32、计算机存储系统分为哪几个层次？

应用题

33、CPU执行一段程序时,cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。

34、下图为某16位机的主存空间构成示意图，其中RAM为8K*16的随机存储器，ROM位8K*16位的只读存储器。

仔细分析该图，并按要求答题。

（1）该存储器最大空间有多少？

已经构成的空间有多少？

（2）图中构成的地址空间分布是怎样的？

画出地址空间分布图。

35、某8位机地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片组成存储器，按字节编址，其中RAM的地址为0000H~5FFFH，ROM的地址为6000H~9FFFH。

要求：

（1）画出存储器空间分布图，���确定需要的RAM以及RAM芯片数量；

（2）画出此存储器组成结构图及与CPU的连接图。

36、主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？

如页面大小为4KB，则页表长度是多少？

37、某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。

现在再用一个RAM芯片（8K×

8）形成40K×

16位的RAM区域，起始地址为6000H,假定RAM芯片有/CS和/WE信号控制端。

CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W（读/写），/MREQ（访存）。

（1）画出地址译码方案。

（2）将ROM与RAM同CPU连接。

38、用16K×

8位的DRAM芯片组成64K×

32位存储器，画出该存储器的组成逻辑框图。

39、某机字长8位，用4K*8位的RAM芯片和2K*8位的ROM芯片设计一个容量为16K字的存储器，其中RAM为高8K字，ROM为低2K字，最低地址为0。

（1）地址线和数据线各为多少根？

（2）各种芯片的数量是多少？

（3）请画出存储器结构图及与CPU的连接图。

1.B2.D3.C4.A5.B6.B7.C8.B9.C10.×

11.×

12.×

13.√14.√15.集中式分散式异步式有电荷泄露、需要定期补充16.存储容量存取时间存储周期存储器带宽17.容量大速度快成本低多级存储18.CACHE内存外存19.逻辑物理段页段页20.主存-外存主存虚拟地址21.并行空间并行时间并行22.全相联直接组相联

23.顺序存储器和交叉存储器连续读出m=4字的信息总量都是：

q=64位×

4=256位顺序存储器和交叉存储器连续读出4个字所需的时间分别是：

T1=mT=4×

200ns=800nsT2=T+（m-1）t=200ns+3×

50=350ns顺序存储器和交叉存储器的平均存取时间分别是：

T1a=T=200nsT2a=350ns/4=87.5ns顺序存储器带宽w1=q/t1=256b/800ns=32×

107（b/s）交叉存储器带宽w2=q/t2=256b/350ns=73×

107（b/s）

24.由题：

1）刷新信号间隔为2ms/64=31.25ms，此即刷新信号周期2）设T为读/写周期，且列向16组