CAD数据采集卡的设计.docx
《CAD数据采集卡的设计.docx》由会员分享,可在线阅读,更多相关《CAD数据采集卡的设计.docx(52页珍藏版)》请在冰豆网上搜索。
![CAD数据采集卡的设计.docx](https://file1.bdocx.com/fileroot1/2023-4/25/ae07bef1-b03c-4848-a466-58bfc73822f2/ae07bef1-b03c-4848-a466-58bfc73822f21.gif)
CAD数据采集卡的设计
电气信息学院
《电子线路CAD课程设计》实验
课题名称数据采集卡的设计
专业班级11电气工程及其自动化3班
学生姓名
学号
指导教师
评分
目录
摘要2
绪论2
一.课程设计任务书3
1.设计目的3
2.设计内容3
3.设计要求3
4.设计步骤3
二.电气原理图设计4
1.电路原理图的设计步骤4
2.网络表的生产和导入7
三.PCB图设计9
1.创建PCB文件9
2.边框设置9
3.导入原理图9
设计过程中遇到的困难及解决方法11
设计体会13
参考文献13
附录:
原理图网络表14
摘要
Protel主要应用于电子电路设计与仿真、印制电路板(PCB)设计及大规模可编程逻辑器件的设计,它是第一个将所有设计工具集成于一身,完成从电路原理图到最终印制电路板设计全过程的应用型软件。
同时,protelDXP将项目管理方式、SCH图和PCB图的双向同步技术、多通道技术、拓扑自动布线、电路仿真等技术进行了完美结合。
成为当今最为流行的电路设计制版软件。
本次设计用ProtelDXP课程设计实现数据采集卡(原理图)设计、PCB(印制电路板)设计、AutoRouter(自动布线器)等,以熟悉掌握Protel99SE基本操作、一般使用方法和基本功能的实现
关键词:
Protel99SE软件;数据采集卡原理图设计;PCB电路板设计
ABSTRACT
Protelmainlyusedinelectroniccircuitdesignandsimulation,printedcircuitboard(PCB)designandlarge-scaleprogrammablelogicdevicesdesign,itisthefirsttoalldesigntoolsintegrationatasuit,completethecircuitprinciplediagramtoafinalfromprintedcircuitboarddesignofthewholeprocessofappliedsoftware.Atthesametime,protelDXPwillprojectmanagementmode,SCHfigureandPCBfigureofthebidirectionalsynchronoustechnology,multi-channeltechnology,topologyautomaticallywiring,andcircuitsimulationtechnologyperfectunion.Asoneofthemostpopularcircuitdesignplatemakingsoftware.
ThisdesignwithProtel99SEcoursedesignrealizedataacquisitioncard(principlechart)design,PCB(printedcircuitboard)design,AutoRouter(automaticroutingdevice),etc.Inordertomasterthebasicoperation,generalProtelusemethodandbasicfunction
KEYWORDS:
Protel99SEsoftware;Dataacquisitioncarddesign;PCBdesign
绪论
Protel系列电子设计软件是在EDA行业中,特别是在PCB设计领域具有多年发展历史的设计界软件,由于其功能强大,界面友好,操作简单实用,近年来成为国内发展最快。
应用最广的EDA软件Protel99SE是第一个将所有设计工具集于一身的板级设计系统,电子设计者从最初的项目模块规划到最终形成生产数据都可以按照自己的设计方式实现。
Protel99SE运行在优化的设计浏览器平台上,并且具备当今所有先进的设计特点,能够处理各种复杂的PCB设计过程。
Protel99SE不是单纯的PCB(印制电路板)设计工具,而是由多个模块组成的系统工具,分别是SCH(原理图)设计、SCH(原理图)仿真、PCB(印制电路板)设计、AutoRouter(自动布线器)和FPGA设计等,覆盖了以PCB为核心的整个物理设计。
该软件将项目管理方式、原理图和PCB图的双向同步技术、多通道设计、拓朴自动布线以及电路仿真等技术结合在一起,为电路设计提供了强大的支持。
一.课程设计任务书
1.设计目的
数据采集,是指从传感器和其他待测设备等模拟和数字被测单元中自动采集非电量或电量信号,送到上位机中进行分析,处理,实际上,数据采集卡就是一个简单的具有把模拟信号转化为数字信号的部件。
数据采集系统是结合基于计算机或者其他专用测试平台的测量软硬件产品来实现灵活的,用户自定义的测量系统。
数据采集卡,即实现数据采集功能的计算机扩展卡,可以通过USB、以太网,各种无线网络等总线介入计算机。
本次课程设计仅设计一简单的数据采集卡,该数据采集卡可以把外部速度、加速度或压力等传感器输出的电量信号转换成电压信号,并采集存储到相应的三片数据存储器中,该数据采集卡留有与PC机通信的串行接口,PC可以通过串行口把存储在数据存储器中的数据读入到PC机。
根据本次设计的目的,结合采集卡的原理,适当选择相关元器件的参数,性能,型号,以确定电路图来构成本次设计。
2.设计内容
通过操作Protel99SE软件,设计课程以实现实现数据采集卡(原理图)设计、SCH(原理图)仿真、PCB(印制电路板)设计、AutoRouter(自动布线器)和FPGA设计等,并熟悉掌握Protel99SE基本操作、一般使用方法和基本功能。
3.设计要求
设计的原理图与PCB图要符合行业规范,根据设计任务和指标,初选电路;通过调查研究、设计计算,确定电路方案;掌握正确的布局、布线方法;筛选元器件,独立进行电路仿真调试,并通过调试改进设计方案。
4.设计步骤
⑴、启动Protel99se软件,建立一个设计数据库文件。
⑵、启动电路原理图编辑器,绘制电路原理图。
⑶、进行电气规则检查,无误后,生成网络表。
⑷、启动印刷电路板图编辑器,新建一个印刷电路板图。
⑸、规划电路板和电气定义(双面板)。
⑹、装入网络表。
⑺、生成印刷电路板图。
⑻、布局。
⑼、布线。
⑽、保存并打印输出。
二.电气原理图设计
1.电路原理图的设计步骤
⑴准备画图:
启动Protel99SE,从windows操作系统的开始菜单或桌面快捷图标进入Protel99SE环境,使用菜单File/New或File/NewDesign建立新设计数据库文件,使用菜单File/New,在打开的窗口选择SchematicDocument图标,建立新原理图文件,并将原理图文件打开。
⑵设置画图环境:
使用菜单Design/Options和Tool/Preferences,设置图纸大小、捕捉栅格、电气栅格等。
装入所需的元件库。
在设计管理器中选择BrowseSCH页面,在Browse区域中的下拉框中选择Library,然后单击ADD/Remove按钮,在弹出的窗口中寻找Protel99SE子目录,在该目录中选择Library\SCH路径,在元件库列表中选择所需的元件库,比如MiscellaneousDevices.ddb、ProtelDOSSchematicLibraries.ddb库等,单击ADD按钮,即可把元件库增加到元件库管理器中。
⑶放置元件:
根据实际电路的需要,到元件库中找出所需的元件,然后用元件管理器的Place按钮将元件放置在工作平面上,再根据元件之间的走线把元件调整好。
例如:
有些元件没有就需要自己做,在Document目录下单击右键,点击NewDocument\SchematicLibraryDocument,打开新建的Schlib1.Lib,在里面制作没有的元件。
制作完之后只需要点击Place就可以在原理图中放置制作的元件。
⑷原理图布线:
利用Protel99SE提供的各种工具、指令进行布线,将工作平面上的器件用具有电气意义的导线、符号连接起来,构成一个完整的电路原理图。
⑸编辑和调整:
利用Protel99SE所提供的各种强大的功能对原理图进一步调整和修改,以保证原理图的美观和正确。
同时对元件的编号、封装进行定义和设定等。
⑹数据采集卡原理图:
ERC检测结果:
2.网络表的生产和导入
⑴检查原理图:
使用Protel99SE的电气规则,即执行菜单命令Tool/REC对画好的电路原理图进行电气规则检查。
若有错误,根据错误情况进行改正。
⑵生成网络表:
网络表是电路原理图设计和印刷电路板设计之间的桥梁,执行菜单命令Design/CreateNetlist可以生成具有元件名、元件封装、参数及元件之间连接关系的网络表。
⑶生成报表:
在原理图界面下执行菜单命令Reports\BillofMaterial即可生成了材料清单。
报表如下:
三.PCB图设计
1.创建PCB文件
同创建.sch电路图文件一样,双击进入Document,在我的工程文件夹下执行菜单击右键,NewDocument\PCBDocument即可创建PCB文件。
打开PCB1.PCB即可进行PCB制图,对于有些元件的封装可能没有,需要自己做,在Document目录下单击右键,点击NewDocument\PCBLibraryDocument,打开新建的PCBLIB1.LIB就可以自己制作封装元件。
2.边框设置
在导入原理图之前,需要绘制PCB的机械边框以及电气边框。
选择选择PCB编辑器绘图区底部的层面标签Mechanical1,可以开始PCB机械边框的绘制。
选择菜单Place/Line,在层面Mechanical1上绘制封闭的矩形,作为PCB的机械边框,绘制完毕,选择菜单Edit/Select/InsideArea,选中前面所绘制的封闭矩形,而后选中菜单Design/Board/DefinefromSelectedObject,将选中的封闭矩形框设置成PCB的机械边框。
机械边框设置完毕后,下一步需进行PCB禁止布线层的设置,也就是电气边框的设置。
PCB的禁止布线区用于限制PCB布线中的走线范围,在PCB自动布线操作中,布线按照一定的算法在禁止布线区外布线。
绘制禁止布线区,首先选中PCB编辑器绘图区底部的层面选择区的禁止布线层Keep-OutLayer,将其设置为当前工作层,选好工作层后,同样利用菜单Place/Line在PCB板框内绘一个封闭矩形,设定PCB的禁止布线区。
至此为止,边框设置进行完毕。
3.导入原理图
在PCB1.PCB里面点击Design\LoadNets导入原理图元件
点击Execute在PCB里面生成封装元件,然后布局和布线。
制作的PCB图:
DRC检测结果:
设计过程中遇到的困难及解决方法
如上述ERC检测结果所示,出现了5个Warning,这是由于这5个引脚根本就没有连线,而检测时会认为是错误,在进行ERC检测时要把Floatinginput的勾选取消,不然就会出现错误。
在进行封装时要注意封装的元件的引脚标号,看是否与原理图中所用的标号相同,如果不相同在导入的时候会出错,这时就需要把PCB里面元件引脚标号改成与原理图中相同的,这样就可以消除错误,在对二极管封装时,PCB里面DIODE的引脚用的是A和K,而原理图中用的是1、2,就需要把A、K改成1、2。
在进行元件封装时所用元件必须与封装元件库命名相同,如DB9元件加进去后就自动进行封装命名了,为DB-9/M,而PCB里面的命名是DB9/M,就必须要改正,否则就会出错。
对于windows7系统,在进行加库的时候会出现加库错误,如下图所示会出现元件库加不进去。
在对windows7系统加库时可以用如下的方法进行加库:
先直接点击找元件的Find
打开界面后找到所需元件库的位置,元件名处空下来,直接点击FindNow,就会出现所找文件夹下的所有元件库,点击AddToLibraryList就可以把库加进去。
设计体会
通过这几个学时对电气CAD的学习,感觉帮助很大,尤其是提高了我对学习的兴趣,虽然在课堂上老师没有那么详细的介绍这个软件的使用,但这对我的作用也挺大的,为了完成作业和考试,我只能在下面花更多的时间区域去看书、看相关视频,虽然现在不是很熟练,有很多还不懂,但至少现在有一定的基础,可以通过课外时间找一些相关书籍学一些更深的东西,更重要的一点是实践。
自己可以面做一些小的系统出来,例如电子钟、抢答器、报警装置等小制作,先用万用板焊出来,如果实物没有问题,再用Protel99SE软件化成PCB板来,最后把图纸拿到印制电路板的地方做出PCB板来,如果没有问题,这样不仅使你的小制作更加精致好看,还让你对这个软件有了更深的了解,学习这款软件的最终目的就是将你所设计的电路图制成实物PCB板来。
最重要的是这将给自己带来很大的成就感,给了自己继续学习的动力。
而且Protel99SE不是单纯的PCB(印制电路板)设计工具,而是由多个模块组成的系统工具,分别是SCH(原理图)设计、SCH(原理图)仿真、PCB(印制电路板)设计、AutoRouter(自动布线器)等,覆盖了以PCB为核心的整个物理设计。
该软件将项目管理方式、原理图和PCB图的双向同步技术、多通道设计、拓朴自动布线以及电路仿真等技术结合在一起,为电路设计提供了强大的支持。
因此将这款软件学深学透对自己以后找工作是很有帮助的,同时这也是我们学电的同学所必须掌握的一项技能。
参考文献
1.邵涛群主编.《电气制图与电子线路CAD》,机械工业出版社,2011
附录:
原理图网络表
[
SIP2
JP1
]
[
C1
RAD0.2
0.1uf
]
[
C2
RAD0.2
0.1uf
]
[
C3
RAD0.2
0.1uf
]
[
C4
RAD0.2
0.1uf
]
[
C5
RAD0.2
0.1uf
]
[
C6
RAD0.2
0.1uf
]
[
C9
RAD0.2
0.1uf
]
[
C10
RAD0.2
0.1uf
]
[
C11
RAD0.2
0.1uf
]
[
C12
RAD0.2
0.1uf
]
[
C13
RAD0.2
0.1uf
]
[
C14
RAD0.2
0.1uf
]
[
C16
RAD0.2
0.1uf
]
[
C17
RAD0.2
0.1uf
]
[
J1
SIP4
SIN
]
[
J2
DB9/M
DB9
]
[
R1
AXIAL0.3
1K
]
[
R2
AXIAL0.3
1K
]
[
R3
AXIAL0.3
1K
]
[
R4
AXIAL0.3
1K
]
[
R5
AXIAL0.3
1K
]
[
R6
AXIAL0.3
1K
]
[
R7
AXIAL0.3
1K
]
[
R8
AXIAL0.3
1K
]
[
R9
AXIAL0.3
1K
]
[
R10
AXIAL0.3
1K
]
[
R11
AXIAL0.3
1K
]
[
R12
AXIAL0.3
1K
]
[
R13
AXIAL0.3
1K
]
[
R14
AXIAL0.3
1K
]
[
R15
AXIAL0.3
1K
]
[
R17
AXIAL0.3
1K
]
[
U1
DIP8
LF351
]
[
U2
DIP8
LF351
]
[
U3
DIP8
LF351
]
[
U4
DIP20
ADC0820
]
[
U5
DIP16
4051
]
[
U6
DIP40
87C51-MY
]
[
U7
DIP32
DS1248Y120(32)MY
]
[
U8
DIP32
DS1248Y120(32)MY
]
[
U9
DIP32
DS1248Y120(32)MY
]
[
U10
DIP20
74LS373
]
[
U11
DIP16
74LS139
]
[
U12
DIP8
7432
]
[
U13
TO-3
MC7805K
]
[
U14
DIP18
MAX232-MY
]
(
+12
U1-7
U2-7
U3-7
)
(
A0
U6-28
U7-12
U8-12
U9-12
)
(
A1
U6-27
U7-11
U8-11
U9-11
)
(
A2
U6-26
U7-10
U8-10
U9-10
)
(
A3
U6-25
U7-9
U8-9
U9-9
)
(
A4
U6-24
U7-8
U8-8
U9-8
)
(
A5
U6-23
U7-7
U8-7
U9-7
)
(
A6
U6-22
U7-6
U8-6
U9-6
)
(
A7
U6-21
U7-5
U8-5
U9-5
)
(
A8
U7-27
U8-27
U9-27
U10-19
)
(
A9
U7-26
U8-26
U9-26
U10-16
)
(
A10
U7-23
U8-23
U9-23
U10-15
)
(
A11
U7-25
U8-25
U9-25
U10-12
)
(
A12
U7-4
U8-4
U9-4
U10-9
)
(
A13
U7-28
U8-28
U9-28
U10-6
)
(
A14
U7-3
U8-3
U9-3
U10-5
)
(
A15
U7-31
U8-31
U9-31
U10-2
)
(
A16
U7-2
U8-2
U9-2
)
(
DB0
U4-2
U6-39
)
(
DB1
U4-3
U6-38
)
(
DB2
U4-4
U6-37
)
(
DB3
U4-5
U6-36
)
(
DB4
U4-14
U6-35
)
(
DB5
U4-15
U6-34
)
(
DB6
U4-16
U6-33
)
(
DB7
U4-17
U6-32
)
(
DQ0
U7-13
U8-13
U9-13
U10-3
)
(
DQ1
U7-14
U8-14
U9-14
U10-4
)
(
DQ2
U7-15
U8-15
U9-15
U10-7
)
(
DQ3
U7-17
U8-17
U9-17
U10-8
)
(
DQ4
U7-18
U8-18
U9-18
U10-13
)
(
DQ5
U7-19
U8-19
U9-19
U10-14
)
(
DQ6
U7-20
U8-20
U9-20
U10-17
)
(
DQ7
U7-21
U8-21
U9-21
U10-18
)
(
GND
-1
C5-2
C6-2
C11-2
C14-2
C16-1
C17-1
J1-1
J2-5
R6-1
R9-1
R12-1
R17-1
U1-4
U2-4
U3-4
U4-10
U5-6
U5-7
U5-8
U5-9
U5-12
U10-10
U11-8
U13-3
U14-6
)
(
K1
U5-11
U6-7
)
(
K2
U5-10
U6-8
)
(
NetC1_2
C1-2
R13-2
U1-6
U5-13
)
(
NetC2_2
C2-2
R14-2
U2-6
U5-14
)
(
NetC3_2
C3-2
R15-2
U3-6
U5-15
)
(
NetC4_1
C4-1
U4-11
)
(
NetC9_1
C9-1
U14-2
)
(
NetC9_2
C9-2
U14-4
)
(
NetC11_1
C11-1
U14-1
)
(
NetC16_2
-2
C16-2
C17-2
U13-1
)
(
NetJ1_2
C3-1
J1-2
R3-1
R15-1
)
(
NetJ1_3
C2-1
J1-3
R2-1
R14-1
)
(
NetJ1_4
C1-1
J1-4
R1-1
R13-1
)
(
NetJ2_1
J2-1
)
(
NetJ2_2
J2-2
U14-18
)
(
NetJ2_3
J2-3
U14-17
)
(
NetJ2_4
J2-4
)
(
NetJ2_6
J2-6
)
(
NetJ2_7
J2-7
)
(
NetJ2_8
J2-8
)
(
NetJ2_9
J2-9
)
(
NetR1_2
R1-2
U1-2
)
(
NetR2_2
R2-2
U2-2
)
(
NetR3_2
R3-2
U3-2
)
(
NetR6_2
R5-2
R6-2
U1-3
)
(
NetR9_2
R8-2
R9-2
U2-3
)
(
NetR12_2
R11-2
R12-2
U3-3
)
(
NetR17_2
C13-1
R17-2
U6-9
)
(
NetU1_1
R4-1
U1-1
)
(
NetU1_5
R4-2
U1-5
)
(
NetU2_1
R7-1
U2-1
)
(
NetU2_5
R7-2
U2-5
)
(
NetU3_1
R10-1
U3-1
)
(
NetU3_5
R10-2
U3-5
)
(
NetU4_9
U4-9
)
(
NetU4_18
U4-18
)
(
NetU5_1
U5-1
)
(
NetU5_2
U5-2
)
(
NetU5_3
U4-1
U5-3
)
(
NetU5_4
U5-4
)
(
NetU5_5
U5-5
)
(
NetU6_1
U6-1
)
(
NetU6_2
U6-2
U11-2
)
(
NetU6_3
U6-3
U11-3
)
(
NetU6_4
U6-4
U11-1
)
(
NetU6_5
U6-5
)
(
NetU6_6
U6-6
)
(
NetU6_10
U6-10
)