计算机组成原理试题集35267Word文件下载.docx
《计算机组成原理试题集35267Word文件下载.docx》由会员分享，可在线阅读，更多相关《计算机组成原理试题集35267Word文件下载.docx（77页珍藏版）》请在冰豆网上搜索。
15.
二.综合应用题
三.设计分析
第二章运算方法和运算器
1.已知[x]补＝0100110，则[x]原＝__________，真值＝________
__。
2.A的ASCII码为41H，如果用偶校验码校验，最高位为校验位，则编码为_________。
3.在变形补码进行加减法运算时，若运算结果中两个符号位_______，表示发生了溢出。
若结果的两个符号位为_______表示发生了正溢出。
4.已知[X]补＝11011010，其中最高位为符号位，则[2X]补＝____
__________,
[（1/2）X]补＝__________。
5.在单符号位进行加减法运算时，若_______________________，表示发生了溢出。
6.数的真值变成机器码可采用原码表示法，反码表示法，_______表示法，_________表示
法。
7.机器字长为32位，定点表示时，数符1位，尾数31位。
则：
定点整数表示时，
最大正数值=____________，最小负数值=____________。
8.若浮点数ｘ的IEEE754标准存储格式为（41360000）16，其浮点数的十进制数
值为_____________。
9.（20.59375）10的IEEE754标准32位浮点数的十六进制存储格式为___________
____。
10.（5/32）10的IEEE754标准32位浮点数的十六进制存储格式为______________
。
11.（－4120）10的IEEE754标准32位浮点数的十六进制存储格式为_____________
_____。
12.将十六进制的IEEE754单精度浮点数存储格式42E48000转换成十进制数，其十进制数值
为____________。
13.假设由S,E,M三个域组成的一个32位二进制字所表示的非规格化浮点数ｘ,真值表示为：
ｘ＝（－1）s×
（1.M）×
2E－128它所表示的最大正数为_________
、最小正数为_________。
14.假设由S,E,M三个域组成的一个32位二进制字所表示的非规格化浮点数ｘ,真值表示为：
2E－128它所表示的最大负数为______、
最小负数为是多少_________。
15.设某机字长为8位（含一位符号位），若[x]补＝11001001，则x所表示的十进
制数的真值为_______，[（1/4）x]补＝________。
16.带符号位的编码方式中，零的表示唯一的有______码和______码。
17.机器数为补码表示，字长16位（含一位符号位），用十六进制写出对应整数定点机的最大
整数补码是_________，最小负数补码是_________。
18.在整数定点机中，采用1为符号位，若寄存器的内容为10000000。
当它表示为原码是，其
对应的真值为________；
当它表示为补码时，其对应的真值为_________。
（答案均用十进制
表示）
19.一个浮点数，当其尾数右移时，欲使其值不变，阶码必须________。
尾数右移一位，阶
码___________。
20.机器数字长为8位（含1位符号位），当x＝－127（十进制）时，[x]补＝_______
___，
[x]移＝_____________。
21.机器数字长为8位（含1位符号位），若机器数为81H，当它表示原码时，等价的十进制整数
为________，当它表示为补码时等价的十进制整数为__________。
22.设机器代码为FCH，机器数为补码形式（1位符号位），则对应的十进制真值为_________（
真值用十进制表示），其原码形式为_______（原码用十六进制表示）。
23.设x＝－25/32，则[x]补＝__________，[（1/2）x]补＝_____
______。
24.设x＝－25/32，则[－x]补＝____________，[（1/4）x]补＝__
________。
25.一个具有二级先行进位的32位ALU电路需要________片74181芯片和_________片74182芯
片。
26.原码的符号位为1，该数为负数。
若补码的符号位为1，则该数为_______；
若移码的符号
位为1，则该数为_________。
27.若[x]补＝1.0000000，则x＝_____________，若[x]补＝100000
00，则x＝______________。
28.原码的移位规则是符号位不变，数值部分左移或右移，移出的空位填“0”。
补码的移位规则是补码的左移时符号位不变，数值部分左移，最低位移出的空位填_____
___；
补码右移时符号位不变，数值部分右移，最高位移出的空位填________。
29.补码的数值部分不变，符号取反，即得________码，补码包括符号位在内各位取反末位
加1得_______。
30.ｘ＝＋011,ｙ＝＋110,求和[ｘ－ｙ]移＝____________。
16.
17.
18.
19.
20.
21.
22.
23.
24.
25.
26.
27.
28.
29.
30.
1.已知x=0.10011101，y=－0.1110，用不恢复余数阵列除法器计算x÷
y。
2.设某机字长为8位，给定十进制数：
x＝＋49，y＝－74。
试按补码运算规则计算下列各题
，并判断溢出情况。
（1）[x]补－[y]补
（2）[－x]补＋[（1/
2）x]补
3.设x=－15，y=－13，输入数据用补码表示，用带求补器的补码阵列乘法器求出乘积x×
y=
？
并用十进制数乘法验证。
4.已知x＝0.10011101,y＝0.1110，用不恢复余数法求x÷
y（计算出商和余数）。
5.设x＝＋15，y＝－13，用带求补器的原码阵列乘法器求出两数的乘积
x×
y＝?
6.已知x＝+0.10101,y＝+0.11110，请用加减交替法求x÷
y（计算出商和余数，商值计算
到小数点后面5位）。
7.设ｘ＝2010×
0.11011011，ｙ＝2100×
（－0.10101100），利用
浮点数运算器的运算方法计算
ｘ＋ｙ。
（提示：
浮点运算器的运算步骤为0操作数的检查、比较阶码大小并完成对阶
、尾数进行加或减运算、结果规格化并进行舍入处理。
）
8.已知x＝0.10110,y＝0.111，请用不恢复余数法计算[x÷
y]补（计算出商和
余数，商值计算到小数点后面3位）。
9.知x＝－0.01111，y＝＋0.11001，计算x+y，要写出详细过程步骤，如果有溢出，要进行
溢出检测。
10.已知x=－0.01111，y=＋0.11001,求：
①[x]补，[－x]补，[y]补，[－y]补；
②x＋
y，x－y,判断加减运算是否溢出。
11.设有两个十进制数：
x＝－0.875×
21，y＝0.625×
22。
（1）将x和y的尾数转化为二进制补码形式；
（2）设阶码2位，阶符1位，数符1位，尾数3位。
通过补码运算规则求出z＝x－y的二进制
浮点规格化结果。
12.有两个浮点数N1=2j1×
S1,N2=2j2×
S2，其中阶码用4位移码、尾数用8位原码表示（含1位符号位）。
设j1=（11）2
S1=（+0.0110011）2,j2=（-10）2,S2=（+0.
1101101）2，求N1+N2，写出运算步骤及结果。
13.设两个浮点数N1=2j1×
S2，其中阶码3位（移码），尾数4位，数符1位。
设：
j1=（－10）2,S1=（+0.1001）2
j2=（＋10）2,S2=（+0.1011）2
求：
N1×
N2，写出运算步骤及结果，积的尾数占4位，按原
码阵列乘法器计算步骤求尾数之积。
14.已知二进制数x＝0.10110，y＝－0.10011，设计算机字长为8位（其中1位符号位），试用
双符号位的补码定点小数计算求x＋y，x－y的值，并判断是否溢出。
15.已知x＝0.1011,y＝－0.1010，用原码一位乘法求x×
y的值，要求写出计算机中的运算步
骤。
1.设计一个无符号位的二位二进制乘法器。
可以任意选择若干一位二进制全加器和各种基
本逻辑门电路。
2.有若干74181和74182器件，可以任意选择以上两种器件设计以下两种方案的32位ALU（只
需画出进位之间的联系），并比较两种方案的速度及集成电路片数。
（1）采用单重分组（组内并行进位，组间串行进位）进位结构；
（2）采用双重分组（二级先行进位）进位结构。
第三章内部存储器
1.一个4路组相联Cache由64个行组成；
主存储器包含4K个块，每块128个字。
存储系统按字
寻址。
则内存地址需要（）位二进制数来表示、其中标记位有（）位。
2.在全相联映射方式中，主存的某一块可以拷贝到Cache中的（），Cache的命
中率（）。
3.存储器和CPU连接时，要完成地址总线的连接；
（）总线的连接和（）
控制的连接，方能正常工作。
4.主存储器容量通常以KB表示，其中K=______;
硬盘容量通常以GB表示，其中G=______K。
5.主存储器的性能指标主要是（）、（）、存储周期和存储器带宽。
6.某存储器有4个模块，每个模块的容量为256K×
32位，存储周期为200ns，总线传送周期
为50ns，一个存储周期读出4个字节，则数据总线有条，现CPU要从此存储器中连
续读取4个字，四个模块采用交叉方式需要时间为（）ns
7.某计算机的页式虚存管理中，采用长度为32字的页，内存中共有64个物理页，而逻辑页
共有1024个，则虚拟地址共有（）位，物理地址共有（）位。
8.某存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。
存
储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。
顺序存储器的带宽是（
），交叉存储器的带宽是（）。
9.主存与cache的地址映射有全相联映射，（）和（）三种方式。
10.一个组相联映射的Cache，有128个行，每组4块。
主存共有16384个块，每块64个字，则
主存地址共（）位，其中组地址应该为（）位。
11.广泛使用的（）和（）都是半导体随机读写存储器。
前者的速度比后者快
，但集成度不如后者高。
12.双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（）并行技术
，后者采用（）并行技术。
13.对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多
级存储体系结构，即主存、（）和（）。
14.高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。
举出两种高级DRAM
芯片，它们是（）、（）。
15.一个组相联映射的Cache，有128个行，每组4块。
主存地址共（）位，其中主存字块地址应为（）位。
16.虚拟存储器分为页式、（）式、（）式三种。
17.反映主存速度指标的三个术语是存取时间、（）和（）。
18.某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要
（）条。
19.CPU可以直接访问（）和Cache，但不能直接访问（）。
20.虚拟存储器系统中，CPU根据指令生成的地址是（），经过转换后的地址是（
）。
21.存储器的容量单位中，1KB＝（）B，1GB＝（）B。
22.一个四路组相联Cache共有64个块，主存共有8192块，则主存地址中标记为有（
）位，组号（）位。
23.如果Cache有128个行，则直接映射方式下，主存的第i块映射到Cache的第（）
行。
24.一个n路组相联映射Cache，Cache共有M个行。
当n＝1时，该Cache变成（）映
射，当n＝M是，该Cache又变成（）映射。
25.由1024×
1024阵列构成1M×
1位DRAM存储芯片的刷新周期为8ms，读写周期为1µ
s。
若采
用集中式刷新需要（）µ
s进行正常读写操作，（）µ
s进行刷新操作。
26.欲组成一个64K×
16位的存储器，若选用32K×
8位的芯片，共需（）片，若选用
16K×
1位的芯片，共需（）片。
27.写操作时，对Cache和主存单元同时修改的方法称为（），若每次只暂时写入C
ache，直到替换时才写入主存的方法称为（）。
28.虚拟存储器通常由主存和（）两级组成，为了要运行某个程序，必须把（
）映射到主存的物理地址空间。
29.由16KB的Cache和16MB的内存构成的存储系统的存储容量为（）。
30.一个组相联映射的Cache，有128个行，每组4块。
主存地址中组地址应该为（）位，Cache地址共（）位。
1.设存储器的容量为32字，字长为64位，模块数m=4，分别利用顺序方式和交叉方式进行组
织.存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns，.问顺序存储器和交叉存
储器的带宽各是多少？
2.一个Cache由256行构成，主存包含4096个块，每块由256个字组成。
访存地址为字地址。
（1）求一个主存地址有多少位？
一个cache地址有多少位？
（2）在全相联映射方式设计主存地址格式（即主存地址分为几段，每段几位）。
（3）在直接映射方式设计主存地址格式（即主存地址分为几段，每段几位）。
（4）在4路组相联映射方式设计主存地址格式（即主存地址分为几段，每段几位）。
3.一个组相联映象Cache由64行构成，每组包含4个行。
主存包含4096个块，每块由128字组
成。
（2）计算主存地址格式中，区号、组号、块号和块内地址字段的位数。
4.CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已
知cache存取周期为50ns,主存为250ns。
求cache/主存系统的效率和平均访问时间。
5.某计算机系统的内存系统由cache和主存构成，cache的存取周期为50ns，主存的存取周
期为250ns。
已知在一段给定的时间内，CPU共访问内存系统5000次，其中250次访问到主存。
问
（1）cache的命中率是多少？
（2）CPU访问内存系统的平均时间是多少？
（3）cache－主存系统的访问效率是多少？
6.设有一个cache的容量为2k字，每行为16字，求：
（1）该cache可容纳多少个行?
（2）如果主存容量为256k字，则有多少个块?
（3）主存的地址有多少位？
Cache的地址有多少位？
（4）在直接映射方式下，主存中的第i块映射到Cache中的哪一个行中？
（5）进行地址映射时，存储器的地址分成哪几段？
各段分别有多少位？
7.设存储器容量为64M字，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。
储周期T=100ns，数据总线宽度为64位，总线传送周期?
=50ns。
顺序存储器和交叉存储器的带宽各是多少？
8.设主存容量512KB，Cache容量4KB，每个块16个字，字长32位。
（1）Cache地址多少位？
Cache共有多少行？
（2）主存地址多少位？
可容纳多少个块？
（3）在直接地址映射方式下，主存的第几个块映射到Cache中的第5块（设起始块是第1
块）。
（4）画出直接映射方式下主存地址地段中各段的位数。
9.设主存容量512K×
16位，Cache容量4096×
16位，块长4个16位的字，访存地址为字地址
（1）直接映射方式下，设计主存的地址格式。
（2）全相联映射方式下，设计主存的地址格式。
（3）二路组相联映射方式下，设计主存的地址格式。
（4）若主存容量为512K×
32位，块长不变，在四路组相联映射方式下，设计主存的地址
格式。
10.某计算机的主存地址空间大小为256M，按字节编址。
指令Cache分离，均有8个Cache行，
每个Cache行大小为64MB，数据Cache采用直接映射方式，（勤思教育）现有两个功能相同的
程序A和B，其伪代码如下：
程序A:
inta[256][256];
......
intsum_array1（）
{
inti,j,sum=0;
for（i=0;
i<
256;
i++）
for（j=0;
j<
j++）
sum+=a[i][j];
returnsum;
}
程序B:
inta[256][256];
......
intsum_array2（）
{
inti,j,sum=0;
for（j=0;
for（i=0;
sum+=a[i][j];
returnsum;
}
假定int类型数据用32位补码表示，程序编译时i，j，sum均分配在寄存器中，数组a按行
优先方式存放，其地址为320（十进制）。
请回答，要求说明理由或给出计算过程。
（1）、若不考虑用于Cache一致维护和替换算法的控制位，则数据Cache的总容量为多少?
（2）、数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache
行号从0开始）
（3）、程序A和B得数据访问命中率各是多少？
哪个程序的执行时间短？
11.有一个计算机，主存容量1MB，字长1B，块大小16B，Cache容量64KB。
若Cache采用直接
映射方式，请写出如下内存地址的标记，行号，块内地址。
（1）01234；
（2）CABBE。
12.设某机算计采用直接映射方式，已知主存容量为4MB，Cache容量为4096B，块长度为8个
字，字长32位。
（1）画出主存地址各字段的分布框图，说明每个字段的名称及位数；
（2）设初始时Cache为空，若CPU依次从主存的第0、1、2、……、98、99号100个字（主存
一次读出一个字），并重复按次次序读10次，问命中率是多少？
（3）如果Cache的存取时间为50ns，主存的存取时间为500ns，根据
（2）求出的命中率计算
平均存取时间。
13.
下表中表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存
储单元，问：
（1）当CPU按虚地址1去访问主存时，主存的实地址码是多少？
（2）当CPU按虚地址2去访问主存时，主存的实地址码是多少？
（3）当CPU按虚地址3去访问主存时，主存的实地址码是多少？
页表
<
tableborder="
1"
cellpadding="
0"
cellspacing="
>
<
tbody>
<
tr>
<
tdstyle="
width:
187px"
页号
/td>
192px"
该页在主存中的起始地址
/tr>
33<
42000<
25<
升级会员 