ATMEGA16A中文资料Word格式.docx

ATMEGA16A中文资料Word格式.docx

《ATMEGA16A中文资料Word格式.docx》由会员分享，可在线阅读，更多相关《ATMEGA16A中文资料Word格式.docx（20页珍藏版）》请在冰豆网上搜索。

–广泛的片上调试支持

–编程闪存，EEPROM，熔丝位和锁定Bits通过JTAG接口

外设特点

–两个8-bit定时器/计数器具有独立预分频器和比较模式

–一个16-bit定时器/计数器具有独立预分频器，比较功能和捕捉

模式

–实时计数器具有独立振荡器

–四PWM频道

–8-channel,10-bitADC

•8单端通道

•7在TQFP包装差分通道只有

•2在1x,10x,差分通道具有可编程增益或200x

–面向字节的两线串行接口

可编程串行USART的–

–主/从串行接口SPI

–可编程看门狗定时器具有独立片振荡器

–片模拟比较器

单片机的特殊功能

–上电复位和可编程的掉电检测

–部振荡器校准RC

–外部和部中断源

–6种睡眠模式：

空闲，ADC降噪，省电，省电，待机

和扩展待机

I/O和封装

–32可编程I/O线

–40-pinPDIP,44-leadTQFP,和44-padQFN/MLF

工作电压

–2.7为-5.5VATmega16A

速度等级

–0-为16MHzATmega16A

功耗1MHz,3V,和25°

C为ATmega16A

–活动：

0.6mA

–空闲模式：

0.2mA

–掉电模式：

<

1µ

A

1.引脚配置

图1-1.

接脚分布ATmega16A

2.概述

该ATmega16A是一种低功耗微控制器CMOS8-bit关于加强AVR基础的RISC

架构.通过执行在一个时钟周期，ATmega16A强大的指令

实现吞吐量接近每1MIPSMHz允许系统设计师能够优化

功耗与处理速度.

2.1框图

该AVR核具有丰富的指令与32一般工作寄存器的设置.所有

32寄存器都直接连接到算术逻辑单元（ALU）,允许两个独立

寄存器进行访问的，单一的在一个时钟周期执行的指令.由此产生的

建筑是提高了代码效率，同时实现吞吐量达快十倍con-

ventionalCISC微控制器.

该ATmega16A提供了以下功能：

16K字节的系统可编程Flash

程序存储器Read-While-Write能力，512字节EEPROM，1K字节SRAM,32

通用I/O线，32通用工作寄存器，用于边界JTAG接口

扫描，片上调试支持和编程，三个灵活定时器/计数器与com-

削减模式，部和外部中断，串行可编程的USART，一个字节为导向

两线串行接口，一个8-channel,10-bitADC可选差分输入级与

可编程增益（TQFP包装只），一个可编程看门狗定时器部振荡器的

振荡器，一个SPI串行端口，以及六个软件设置省电模式.空闲模式停止

在CPU同时允许的USART，两线接口，A/D转换器，SRAM,定时器/计数器，

SPI口，外中断系统继续工作.掉电模式，保存寄存器

容，但冻结振荡器，禁用，直到下一个外部间的所有其他芯片功能，

rupt或硬件复位.在省电模式下，异步定时器继续运行，

允许用户保持一个时间基准，而其余的设备正在睡觉.该ADC

降噪模式停止CPU和所有的I/除了异步定时器和O模块

ADC,以最大限度地降低开关噪声在ADC转换.在待机模式下，crystal/reso-

nator振荡器运行，而在器件其它部分在睡觉.这允许非常快速启动

结合低功耗.在扩展待机模式下，主振荡器

和异步定时器继续运行.

该设备是采用Atmel的高密度非易失性存技术.在上

闪存芯片ISP允许程序存储器进行重新编程，通过SPI串行在系统

接口，由传统的非易失性存储器编程，或者通过片引导程序

运行在AVR核心.引导程序可以使用任何下载的应用程序接口

在应用程序闪存方案.在Boot区软件将继续运行

而应用Flash区更新，提供真正的Read-While-Write操作.通过

结合一8-bitRISCCPU与系统可编程闪存集成在一个芯片，

Atmel的ATmega16A是一个功能强大的单片机，它提供了高度灵活和成本

有效解决了许多嵌入式控制应用.

该ATmega16AAVR是支持了若干方案和系统开发工具套件

包括：

C编译器，宏汇编，程序调试器/模拟器，在线仿真器，

和评价kits.

2.2

2.2.1

引脚说明

VCC

数字供电电压.

2.2.2

GND

地面.

2.2.3

端口A（PA7:

PA0）

作为一个港口的A/D转换器的模拟输入.

端口A也可作为8-bit双向I/O端口，如果A/D转换器不使用.港口pins

可提供部上拉电阻（每个位选中）.PA口输出缓冲器具有sym-

既吸收大电流驱动器和源能力韵律特征.当pinsPA0到PA7

作为投入使用的和被外部拉低，将输出电流，如果他们的部上拉

电阻器被激活.港口是一个pins三态时，复位过程中，

即使系统时钟没有运行.

2.2.4

港口B（PB7:

PB0）

港口B是8-bit双向I/部上拉电阻（每个位选中）O端口.该

港口B输出缓冲器具有高汇和源对称的驱动特性

能力.作为输入，端口Bpins被外部拉低时将输出电流若拉

电阻器被激活.港口Bpins为三态时，复位过程中，

港口B也可以用不同的特殊功能的ATmega16A作为上市职能

页面

57.

2.2.5

港口C（PC7:

PC0）

港口C是8-bit双向I/部上拉电阻（每个位选中）O端口.该

港口C输出缓冲器具有高汇和源对称的驱动特性

能力.作为输入，端口Cpins被外部拉低时将输出电流若拉

电阻器被激活.港口Cpins为三态时，复位过程中，

即使系统时钟没有运行.如果JTAG接口使能，上拉电阻器pins

PC5（TDI）,PC3（TMS）和PC2（TCK）将被激活，即使发生复位.

港口C还担任了JTAG接口功能和其他的特殊功能

ATmega16A作为上市

页面60.

2.2.6

港口D（PD7:

PD0）

港口D是8-bit双向I/部上拉电阻（每个位选中）O端口.该

港口D输出缓冲器具有高汇和源对称的驱动特性

能力.作为输入，端口Dpins被外部拉低时将输出电流若拉

电阻器被激活.港口Dpins为三态时，复位过程中，

港口D也可以用不同的特殊功能的ATmega16A作为上市职能

62

2.2.7

复位

复位输入.此管脚上出现了比最小脉冲长度较长的低级别将产生

复位，即使系统时钟没有运行.最小脉冲宽度是由于在

表27-2页

296.

更短的脉冲则不能保证可靠复位.

2.2.8

XTAL1

输入到反相振荡放大器和输入到部时钟工作电路.

2.2.9

XTAL2

振荡器的输出反相放大器.

2.2.10

AVCC

AVCC是端口A和A/D转换的电源.它应该从外部con-

连接到V

CC

即使ADC不使用.如果ADC使用，它应该连接到V

通过一个低通滤波器.

2.2.11

AREF

AREF是为A/D转换器的模拟参考引脚.

3.资源

一个开发工具，应用手册和说明书一整套可供

下载www.atmel./avr.

注意：

1.

4.数据保留

可靠性鉴定结果表明，该预测数据保留故障率要少得多

比1PPM对在20或85°

C年100年在25°

5.寄存器摘要

注释：

1.当OCDEN保险丝未编程，OSCCAL的寄存器总是访问该地址.请参阅调试

ger具体文件的详细信息如何使用OCDR寄存器.

2.请参考详细的USART如何访问UBRRH与UCSRC寄存器的描述.

3.对于未来的产品兼容，保留bits应写入零，如果访问.保留的I/O存地址

不应该被写入.

4.状态标志清零记录一些人对他们的逻辑.请注意，CBI和SBI指示将操作

所有在我bits/O的寄存器，记录一旗一回任何容设置，从而扫清了国旗.指令的CBI和SBI

与寄存器$00工作$1F只.

6.指令集汇总

8.包装信息

44A

40P6

44M1

9.勘误表

本节中的版本号是指该ATmega16A器件版本.

9.1

ATmega16A牧师.N的转速.Q

第一个模拟比较器的转换可能会推迟

中断可能会丢失记录在异步定时器定时器寄存器

IDCODE的面具输入数据TDI

读数使用ST或STS设置EERE位EEPROM触发意外的中断请求

1.第一个模拟比较器的转换可能会推迟

如果该设备是由一个缓慢上升V

第一个模拟比较器转换将

需要更长的时间比预期的一些设备.

问题的修复程序/解决方法

当器件上电或复位，禁用然后启用theAnalog比较

在第一次转换.

2.中断可能会丢失记录在异步定时器定时器寄存器

中断将被丢失，如果是一个计时器寄存器定时器时钟同步时写入

异步定时器/计数器寄存器（TCNTx）是0x00.

务必检查异步定时器/计数器寄存器也没有，也不值0xFF

前记录0x00到异步定时器控制寄存器（TCCRx），异步

定时器计数器寄存器（TCNTx），或异步输出比较寄存器（OCRx）.

3.IDCODE的面具输入数据TDI

该JTAG指令IDCODE的是不能正常工作.数据到成功的设备

在更新取代由all-ones-DR的.

解决方法问题的修正/

–

如果ATmega16A是唯一的设备在扫描链，问题是不可见的.

选择通过发出IDCODE指令的ID设备ATmega16A寄存器

或通过输入TAP控制器Test-Logic-Reset读出状态

它的设备ID寄存器和可能的数据容从设备的成功

扫描链.发出指示，而旁路读数的ATmega16A

设备ID的边界扫描链上的设备寄存器.

如果在边界所有设备的设备IDs扫描链必须被捕获

同时，ATmega16A必须拳头链中的设备.

4.读数EEPROM的使用ST或STS设置EERE位触发意外的中断

请求.

读数EEPROM的使用ST或STS命令设置在EEREEECRreg-位

ister触发一个意想不到的EEPROM的中断请求.

始终使用OUT或SBI要在EEREEECR

10.修订历史数据表

请注意，本节所指页码提及这个文件.该

本节中提到的修订是指对文件的修改.

致8154B–07/09

2.

更新

“勘误表”第343.

更新了与Atmel的新地址的最后一页.

致8154A–06/08

初始的版本（在ATmega16/L的基于数据表的修订2466R-AVR-05/08）

变化做compartedATmega16/L的数据表修改2466R-AVR-05/08:

-更新的说明

“堆栈指针”页上12.

-所有的电气特性会移至

“电气特性”页上293.

-寄存器描述转移到分节在每章末尾.

-新增

“速度等级”第295.

-在新图

“典型特征”页上305.

-新

“订购信息”13.