最新版高速比较器的分析与设计Word文件下载.docx
《最新版高速比较器的分析与设计Word文件下载.docx》由会员分享，可在线阅读，更多相关《最新版高速比较器的分析与设计Word文件下载.docx（24页珍藏版）》请在冰豆网上搜索。
由于这款比较器的典型功耗低至只有21mA，因此最适用于必须节约用电的系统。
若以5V供电操作，LMH7220芯片的传播延迟时间只有2.9ns（典型值），而上升及下降时间同样是0.6ns，所需的供电电流则不超过6.8mA。
两款芯片都保证可在摄氏-40度至125度的温度范围内充分发挥其性能。
1.3本文的工作内容和结构安排
模拟电路的设计和具体的工艺密不可分。
在一般工艺条件下，模拟电路的设计需要准确把握所采用的工艺的偏差程度，在合理的范围内选择结构，确定参数，实现设计目的。
本文的主要内容安排如下：
1）课题来源以及国内外发展现状分析。
2）以理论分析为主，分析了比较器的工作原理、影响性能的主要因素以及常见的解决办法。
3）提出高速比较器的设计方案，同时给出仿真结果。
2.比较器电路结构与工作原理
2.1比较器电路的分类与基本应用
2.1.1比较器的分类
比较器根据不同的划分标准可以具有不同的分类。
根据放大器的不同应用形式，可以分为开环和闭环两种。
一个高增益的运算放大器应用于开环状态就是一个高速的比较器;
而迟滞比较器和锁存电路则是放大器在两种正反馈形势下的闭环应用。
按照工作原理划分，可以分为开环比较器和可再生比较器。
开环比较器是基于非补偿运算放大器，而可再生比较器应用类似于传感放大器或触发器的正反馈来完成对两个信号幅度的比较。
综合开环和可再生两类比较器的特点，产生一种优化的综合型比较器。
按照电路结构划分又可以分为单端输出结构比较器和双端输出结构比较器两种。
设计时，考虑更多的是比较器电路的工作原理，而其结构则是在原理基础上对设计进行分析。
从功耗的角度，比较器可以分为静态比较器和动态比较器两种。
二者的主要区别在于静态比较器会消耗一定的静态功耗，而动态比较器的静态功耗为零，只有动态功耗。
1）开环比较器
开环比较器基于非补偿运算放大器，可再生比较器应用类似于传感放大器或触发器的正反馈来完成对两个信号幅度的比较。
开环比较器是以放大器的开环应用当作比较器。
这种比较器的特点是不需要频率补偿，从而可以获得尽可能大的带宽，理论上也就可以获得相对比较快的输出响应时间。
这类比较器又可以根据开环应用的放大器的结构分类为：
单级高增益放大器开环应用作比较器，低增益多级级联放大器用作比较器。
以单级放大器开环应用形成的比较器，是依靠放大器高增益把输入较小的差分信号放大后被电源电压切顶，从而输出高或者低电平。
设计这种放大器结构的比较器，因为不存在接成反馈闭环形式的应用情况，也就不必进行频率补偿。
这种比较器一般不能用在高性能系统中，所谓的高性能系统一般就是指失调电压、建立时间和转换速率（摆率）等方面的要求比较高。
由于这类放大器的直流增益一般都比较高，相应的带宽就会比较小，因此这类比较器的建立时间比较长。
时间常数：
，此式子一般适合单极点系统和小信号输入的情况。
其中（）是指本级放大器的主极点频率A0是本级放大器的直流增益。
如前所说，这个主极点频率一般都较低。
因此，时间常数值会比较大。
因此，用放大器作比较器，其比较速度通常比较慢。
另外一种是多级级联比较器。
出于对比较器建立时间的考虑，若要提高比较速度就得将放大器的主极点频率提高，同时保证其原有的单位增益带宽不变。
这种方法会牺牲一定的直流增益。
为了弥补放大器直流增益的减小，要将多个较低增益的放大器互相级联形成多级级联比较器。
假设有n级级联，级联后放大器的增益变为一级增益的n次幂指数。
建立时间常数公式为：
式（2.1）
其中A0是级联比较器的直流增益。
由此式可以看出，比较器的比较速度随n的增加而线性提高。
这就是为什么低增益多级级联比较器的速度要比单级高增益比较器的速度快的原因[1]。
2）迟滞比较器
图2.1滞比较器的传输特性曲线。
当输入从负值开始并向正值变化时，输出并不变，直至输入达到正向转折点时，比较器输出才开始改变。
一旦输出变高，实际转折点被改变。
当输入值向负向值方向减小时，输出不变，直到达到负向转折点时，比较器输出才开始转换。
图2.1比较器的传输特性曲线
在噪声环境中，迟滞比较器的优点清晰的表现在图2.2以看到，对于没有迟滞的比较器，当输入含有噪声的时候输出也一样含有噪声。
适当的调整迟滞比较器的传输特性，可以防止比较器的误翻转，又能得到相对较好的速度。
在迟滞比较器中，迟滞电压必须要大于或者等于最大噪声幅度。
a比较器的响应
b迟滞比较器的响应
图2.2同比较器含有噪声的输入响应
在比较其中应用迟滞的方法很多，所有的这些方法都使用正反馈，一般可以被分为外部正反馈和内部正反馈两种。
外部迟滞使用外部正反馈来实现迟滞，它的实现是在比较器建成以后。
使用内部迟滞的比较器本身具有迟滞功能，不需要外部反馈。
外部正反馈一般是采用在比较器的输入端以及在输出端和输入端之间加上电阻来实现的。
这种方法不适合在高速比较器中应用，因为在自调零过程中需要用到输出端和输入端的反馈通路。
一般采用内部正反馈的方法来实现迟滞。
3）高速比较器
高速比较器应该尽可能的降低其传输时延。
为了达到这个目的，必须明确高速比较器的要求。
将比较器分为数个级联电路最有助于理解，如图2.3，其中每级的增益都为A0，有一个1t的单极点。
如果输入的变化稍稍大于Vin（最小），那么每级电路的功能是在可能小的延迟下放大输入信号。
从图中可以看出，前几级信号的摆幅比较小，当信号的摆幅开始接近要求的范围时，放大器将受到他们摆率的限制。
所以，对前几级电路而言，重要的电路参数是带宽，宽带宽可以使放大信号的时延较小，并将放大的信号传至下一级。
但是，对于后面几级电路，重要的是具有高摆率，这样才能使中间级电容和负载电容上的电压上升或下降得足够快。
所以，在整个放大器的链路中，前几级电路的设计和后几级电路是不同的。
图2.3开环比较器的结构框图
高速比较器的设计原则是采用前置放大器使输入的变化足够大并将其加到锁存器上。
这组合了电路的最佳特点：
一种是具有负指数响应的前置放大电路，另一种是具有正指数响应的锁存器电路。
前置放大器对输入信号的响应如下：
式（2.2）
式（2.3）
综合式（2.2）和式（2.3）可知此放大器的延迟时间
式（2.4）
其中是前置放大器低频小信号增益，是前置放大器的跳变电压，是该差分放大器的时间常数（R是等效输出电阻，C是等效输出电容），是比较器输出端的最终差值。
正反馈锁存器对输入信号的响应如下
式（2.5）
式（2.6）
其中是正反馈锁存器时间常数（功是正反馈环的等效跨导，C是等效输出电容）是正反馈锁存器开始工作输出端的初始电压差值。
图2.4连接的放大电路的输入端加ΔVin时的各级输出端
图2.4级输出信号随时间变化比较。
初级输出电压Vout1与时间几乎呈直线关系，第2级呈2次方特性，第3级呈3次方特性。
正反馈锁存器输出端的快速变化和开关管的时钟馈通等影响，会通过输入管的栅漏寄生电容传递到输入端。
由于输出端和输入端之间没有隔离器件或电路，使得输出端和开关管的快速动作对输入信号造成相当大的干扰（几十~几百毫伏的尖峰抖动）。
这种干扰就是回踢噪声的来源。
正反馈锁存器电路的输入信号，是电阻串分压后的基准电平，和采样保持电路在时钟相位处于保持时段下提供的保持电平。
回踢噪声使基准电平和保持电平在比较时刻有相当大的毛刺，这将会导致比较结果的错误以及采样保持电路保持过程中信号的不稳定。
正反馈锁存器前边加一级预放大器，预放大器内部和输出端加载隔离电路，使得其输出信号多次衰减后到达信号的输入端。
加载的隔离电路越多，回踢噪声衰减的就越大。
最终，Preamplifier-Latch输入信号将基本上不受回踢噪声的影响。
正反馈锁存器形成的正反馈环路的MOS管尺寸应设计的较小。
否则，其输出端等效负载电容和回踢噪声将大大增加。
并且，对失调电压有贡献的管子一般是工作在线性区的，过驱动电压变化非常大。
加上正反馈锁存器的反馈动作，时钟控制电流源沉开关动作因素产生的回踢噪声的影响，导致正反馈锁存器失调电压很大（一般在30mV以上）。
Preamplifier-Latch的失调电压与正反馈锁存器相比较，有实质性的降低。
正反馈锁存器的失调电压通过加预放大级，对输入管的贡献大幅度下降。
并且，预放大器中的隔离电路，降低了回踢噪声对失调电压的贡献。
因此比较器的失调电压主要是预放大器的失调[2]。
2.1.2比较器的基本应用
曾经参加过学校创新实验项目，是关于音乐彩灯的电路设计。
核心电路是比较器的应用。
工作原理为通过三极管放大器将音频信号放大，将这一信号统一加到比较起的同相输入端。
串联9个相应的电阻对5V电源进行分压，将分得不同的电压加到比较器的反相输入端与放大的音频信号作比较。
因为比较器的反相输入端加的的分压是不同的，并且是依次递增或递减变化的，所以会有一个比较器的上端的比较器输出全为低，而它下面的全为高。
这样就会点亮其的负载LED,LED按竖一排连接，这样就会形成一个灯柱，随着音频信号的振幅变化，LED灯柱的闪亮就会有起落。
除模数转换器以外，比较器还常应用于以下几种系统中：
过零检测系统（zero-crossingdetectors），峰值检测系统（peakdetectors），全波整形系统（full-waverectifiers）等等。
不同的应用场合对比较器的各种特性要求有不同的侧重点。
本文主要涉及比较器在模数转换器中的应用。
常见的模数转换器有以下几种：
flashADC（快闪式模数转换器或并行模数转换器），pipelinedADC（流水线式模数转换器），SARADC（逐次逼近模数转换器），Sigma-DeltaADC。
Flash模数转换器主要由采样保持电路和比较器组成。
每一次模数转换仅仅需要一个时钟周期，转换速度很高。
但是需要的比较器数目很大，N比特的flash模数转换器需要2N-1个比较器。
因此电路结构比较复杂，功耗也相对较大。
并且随着转换精度的提高，电路的复杂程度和功耗会明显增加。
这样必然会引进众多非理想因素，这会给设计带来很多困难。
Flash模数转换器仅仅依靠比较器完成模数转换，因此对比较器精度要求非常高，包括比较器的分辨率，工艺引进的比较器失调等因素。
线模数转换器由多级组成，是各级单独完成粗量化，整体共同实现细量化的模数转换器。
每级是由一个采样保持电路，一个粗量化的flash模数转换器，一个数模转换器，一个加减电路和一个级间放大电路构成。
每级的转换精度是B+1比特，需要比较器的数量是个，所以总共需要的比较器的数目远远小于flash结构的模数转换器，而同样能达到高的精度和速度。
由于流水线结构模数转换器在结构上加入了级间放大和数字纠错，每级内部的flash子模数转换器只需达到B+1比特的精度即可，大大降低了对比较器精度的要求。
可见，流水线模数转换器可以同时实现较高的转换精度和高速率。
通常其转换精度在10比特左右，转换速率为几十兆，甚至可以达到上百兆。
目前流水线模数转换器在该领域中占有极其重要的地位。
虽然流水线模数转换器可以解决较高速度和较高分辨率的问题，但功耗问题仍然没有解决。
逐次逼近型与闪速型可以看作是模数转换器结构中的两个极端。
闪速型模数转换器使用多个比较器，用一个周期完成模数转换。
而SAR模数转换器是用一个比较器在多个周期内完成模数转换，可以用一个比较器实现高分辨模数转换。
但是要达到N位分辨率至少需要N个比较周期。
因为SAR模数转换器采用了相当简单的电路结构：
一个逐次逼近寄存器，比较器和数模转换器，所以一直到所有权重都比较完，才能完成一次转换，在N个比较周期内，只能处理一个模数转换过程。
因此，SAR模数转换器通常用在高分辨率低速采样场合。
SAR模数转换器还适用于非周期模拟信号输入场合，因为转换过程可以随时开始，这个特点使逐次逼近结构非常适合对多个与时间无关的信号进行模数转换。
因为一片逐次逼近型AD转换器和一片输入多路转换器通常要比N个∑-⊿AD转换器便宜。
当抖动噪声出现时，逐次逼近式和流水线型AD转换器可以采用平均方法提高AD转换器的有效分辨率。
采样速率每提高一倍，有效分辨率改善3dB或12位。
Sigma-Delta模数转换器是这几种结构里面唯一的一种过采样转换器。
由减法器，积分器，量化器，数模转换器和数字抽取滤波器组成。
主要用于低速、高精度的场合，在音频领域有不可替代的地位。
此类转换器具有一个先天的优势，即不需要特别的微调与校准，即使分辨率达到16位至18位，它们也不需要在模拟输入端增加快速滚降的抗混叠滤波器，因为采样速率要比有效带宽高的多。
此转换器的该采样特性还可以用来“平滑”模拟输入中的任何噪声系统。
然而，过采样转换器要以速率换取分辨率。
由于产生一个最终采样需要采样很多次（至少是16倍，一般会更多），这就要求调制器内部模拟电路的工作速率要比最终的数据速率快得多。
数字抽取滤波器的设计也是一个挑战，并要消耗很多硅片面积，短期内速度最高的高分辨率的过采样转换器的带宽将不可能高出几兆赫兹很多。
2.2比较器的结构与工作原理
比较器作用是比较一个模拟信号和另一个模拟信号或参考信号，并输出经过比较处理得出的二进制信号。
这里的模拟信号是指在任何给定时刻幅值连续变化的信号。
二进制信号在任意时刻只能取两个给定值中的一个，然而这种情况过于理想化，实际上在两个二进制状态之间存在过渡区间，使比较器快速通过过渡区间是很必要的。
图2.5比较器的工作原理
如图2.5所示。
图2.5（a）是比较器，它有两个输入端：
同相输入端（“+”端）及反相输入端（“-”端），有一个输出端（输出电平信号）。
另外有电源V+及地（这是个单电源比较器），同相端输入电压，反相端输入。
和的变化如图2.5（b）所示。
在时间t0～t1时，>
；
在t1～t2时，>
在t2～t3时，>
。
在这种情况下，的输出如图2.5（c）所示：
>
时，输出高电平（饱和输出）；
时，输出低电平。
根据输出电平的高低便可知道哪个电压大。
如果把输入到反相端，输入到同相端，及的电压变化仍然如图2.5（b）所示，则输出如图2.5（d）所示。
与图2.5（c）比较，其输出电平倒了一下。
输出电平变化与、的输入端有关。
2.2.1差分放大器的工作原理
差分放大器一般被用来做比较器的输入级。
图2.6是一个基本的CMOS差分放大器。
两个N沟道MOSFETMl和M2构成了差分放大器，其接法被称为“源极藕合对”。
M3和M4构成P沟道电流镜，作为差分放大器的负载。
M5提供电流偏置。
图2.6采用电流镜作为负载的CMOS差分放大器
假设所有的MOS管都工作在饱和区，M1和M2完全匹配。
按照饱和特性关系，输入电压与流过的电流的关系为[3]：
式（2.7）
式（2.8）
式（2.9）
并且：
解得两支路上电流表达式：
式（2.10）
和
式（2.11）
其中对电流求导并令，得到差分放大器的跨导为：
式（2.12）
与MOS管饱和区小信号跨导公式对比可知，差分放大器的跨导是MOS管小信号跨导的一半，这是因为只有二分之一的差分输入电流加在了M1上。
同时，可以发现差分放大器的跨导随偏置电流的增大而增大。
接下来分析一下差分放大器的传输特性。
在静态条件下（不加差模信号），M1和M2两管中的电流相等，且它们的和等于ISS。
M1的电流决定了M3的电流，理想情况下M4镜像M3中的电流。
如果M1和M2的栅源电压相等，则两个管中的电流相等，因此从M3和M4到M1和M2的电流分别等于M1和M2需要的电流，也就是输出电流为零（忽略负载）。
如果电流不相等，假设负载电阻无穷大，电流由于沟道调制效应只在M2和M4以及M1和M3自身的电阻中流动。
如果VGS1﹥VGS2那么相对于，将增大，因为和的和为定值ISS，增加则和将增加。
然而，此时在减小。
唯一能让电路建立平衡的方法是增加而降低，也就是升高而降低[4]。
对于上图的电路有：
式（2.13）
从而：
式（2.14）
解得：
式（2.15）
求导，令
式（2.16）
得到差分跨到导：
式（2.17）
2.2.2锁存电路
图2.7示出基本的锁存电路。
当VX和VY的电位完全相等时电路是对称的，所以理想情况下两个端子的电位总是不变的。
但是当VX和VY出现微小的电位差ΔVout时，两端的电位差VX-VY将随时间的增加不断变化。
图2.7以电流源为负载的锁存电路
图2.8锁存特性
假定，那么两端电压值差就是
式（2.18）
式（2.18）中，是电位差的初始值；
是M1和M2的跨导；
是端子X、Y的寄生电容。
按照式（2.18），输出差信号随时间t按指数函数增大。
若初值非常小，那么输出电压增大就需要较长的时间。
图2.8是基于初值电压的大小所表现出不同的锁存特性。
可以看出如果初值比较小，那么输出电压达到逻辑振幅所需要的时间将过于长，甚至于得不到最终的结果[5]。
2.2.3输出放大级
输出放大器的主要目的是有效地将信号提供给输出负载。
输出负载一般是电阻、电容或者二者并联而成。
输出放大器应该有能力给负载电路提供足够的信号（电压、电流或者功率）。
CMOS输出放大器的主要目的是实现电流变换功能，多数放大器电流增益高而电压增益低。
对于输出级的要求是：
（1）用电流或者电压的形式提供足够的输出功率；
（2）避免信号失真；
（3）高效率；
（4）提供反常情况下的保护。
下面分别介绍几种常见的输出放大器的实现以及各自的特点。
第一种常见的输出放大器为甲类放大器，图2.9一个电流源负载的CMOS反相器，其中和为负载。
可以求出该电路的交流输出电阻为：
式（2.19）
图2.9CMOS反相放大器
其最大流进电流为：
式（2.20）
最大流出电流为：
式（2.21）
小信号电压增益为：
式（2.22）
从上面的特性可以看出，甲类放大器实现方法简单，但是最大电源电流受到输出电流的限制，而且通常情况下流入电流大于流出电流。
在负载电阻很小的时候，输出电流很难达到摆率的要求。
在负载电流源的电流恒定的时候，可以通过调节沟道长度来调节MOS管的输出阻抗，从而调整输出级的增益。
由于沟道长度调制系数反比与沟道长度，所以长沟道器件可以得到大的增益，但是同时也引入了大的寄生电容。
甲类输出级的最大效率为25%，而且在最大输出幅度时电路的
升级会员 