EDAWord文档下载推荐.docx
《EDAWord文档下载推荐.docx》由会员分享，可在线阅读，更多相关《EDAWord文档下载推荐.docx（13页珍藏版）》请在冰豆网上搜索。
五、各子模块设计·
6
1.分频器模块·
2计时模块·
7
3.计时电路·
8
4.清零，保持和校正电路模块·
9
5.星期电路·
11
6.译码电路·
7.整点报时模块·
12
8.集成总电路·
·
12
六．调试、仿真与下载·
13
七.实验结果·
13
八.实验中遇到的问题与解决方法·
九.实验体会与收获·
14
十．参考文献·
中文摘要
摘要
本实验是在学习过电子线路和数字逻辑电路课程后，利用QuartusII软件，结合所学知识设计一个24时多功能数字钟，具有正常时、分、秒计时，动态显示，保持、清零、快速校时校分、整点报时、闹钟功能及丰富多样的附加功能。
文章分析了整个电路的工作原理，还分别说明了各子模块的设计原理和调试、仿真、编程下载的过程，并对最终结果进行总结，最后提出了在实验过程中出现的问题和解决的方案。
通过实验加深了对数字电路的理解，掌握了一些逻辑组合器件的基本功能和用法，同时体会到了利用软件设计电路的方便快捷，避免了硬件布线的繁琐，提高了效率。
关键词
数字逻辑电路多功能数字钟QuartusII软件设计
外文摘要
TitleDIGITALCLOCKDESIGNREPORT
Abstract
UsingtheQuartusII,wedesignadigitalclockof24hourswithlearningelectriccircuitknowledge.Thecircuitcankeepthetime,display，reset,adjusttheminuteandhour,ringthetimeintheroundnumbertimeandalarmclock.
Thepaperhasanalyzedtheprincipleofallworkandexplainedthedesigningprincipleofdifferentpartsseparately.Bydebugging,simulating,compiling,programming,Iputforwardamatterandgiveasettlingplan.
Iknowaboutthebasicfunctionsandusingmethodofsomeelectricpiecesinthisexperiment.Atthesametime,Irealizedtheconvenienceofmakinguseofthesoftwaretocarryontheelectriccircuit,whichisfast,avoidedthehardwareclothlinetedious,andraisedtheefficiency.
Keywords
electriccircuit，
multifunctionaldigitalclock，QuartusII，softwaredesign
一、引言
在学习过电子线路和数字逻辑电路课程后，学生们对电路设计有了一定了解，并在做过电工电子综合实验Ⅱ后，已经体会到传统硬件电路在设计上存在连线麻烦，出错率高且不易修改，很难控制成本的缺点。
而软件电路设计连线方便，修改容易；
电路结构清楚，功能一目了然；
软件内部提供有丰富的元件库；
节省实验时间，故障率低，出错时，有错误提示，明显提高了效率。
本次实验就利用QuartusII软件设计一个多功能电子数字钟，并下载到CPLD实验系统中。
初步了解并体验利用软件设计电路的过程及优点，并下载到可编程逻辑器件中完成实验
二、实验目的
通过设计一个多功能电子数字钟,巩固和复习数字电路知识，初步掌握EDA设计的基本思路和方法，并能够较为熟练地使用软件QuartusII的相应功能，为课程设计等相关实验课程打下理论与实践两方面的基础。
三、实验要求
1.能进行正常的时，分，秒计时功能。
完成一天二十四小时的计时；
2.提供7个数码管动态显示时，分，秒和星期；
3、保持功能是要求在数字钟正常工作情况下，拨动开关K1可以使数字钟保持原有显示，停止计时；
4、在数字钟正常工作情况下，可以对其进行不断电复位，即拨动开关K2可以使数字钟、分、秒显示回零；
3.在数字钟正常工作时可以对数字钟进行快速校分和校时，即拨动开关K3可对分进行校正，拨动开关K4对分进行校正；
6、整点报时是要求数字钟在每小时整点到来前进行鸣叫，且分别在59分53秒、55秒、57秒低鸣，59分59秒高鸣；
附加功能：
.星期功能：
在7位数码管中的一位动态显示星期一到星期日
四、方案论证：
多功能数字钟系统可以分为以下几大模块：
时钟信号发生模块、计时模块、动态显示模块、校正电路模块、整点报时模块和星期模块。
由于EDA实验系统提供的系统时钟信号频率为48MHz，而正常数字钟所需秒基本计时信号频率为1Hz，分、时计时信号分别由秒、分的进位信号提供，所以需设计分频器得到1Hz信号，分频器可由计数器实现，计数器可由触发器，模10计数器等器件设计。
在数字钟中，计时模块应包括时间计时和日期计数。
由于秒位和分位都是0—59循环计数，即需模60计数器，时位是0—23循环计数，故需要模24计数器，日期是1—7循环计数，需模7计数器，其计数应由时位输出信号控制。
整体思考数字钟的功能，要求计时电路具有清零和保持功能，所以计数器可以用清零法设计，计数器需要有上级计时信号输入并输出下级计时信号，需要有计数控制端来保持当前数据，即计数使能端，为保证计数正确性，消除各级延时对系统的影响，数字钟计时模块内部各计数器应同步计数。
校正电路的设计和工作原理为通过开关控制选择时钟位的计数频率，分位、时位可用1Hz信号作为校正信号。
整点报时模块要在特定的时间给蜂鸣器输入鸣叫信号使其鸣叫，信号频率的大小可以控制鸣叫声音的高低，也可以通过调整实现铃声的功能。
整点报时电路可以通过逻辑门电路通过比较时钟信号的关系选择蜂鸣器是否接入蜂鸣信号。
动态显示电路是用一个译码器控制多位数码显示管，需要用数据选择器利用人眼睛的视觉惰性通过其分时复用的功能通过一个高频信号循环选择时间的各位数据和其对应的共阳七段数码管位码，进行正常显示时间。
五、各子模块设计
1.分频器模块
EDA实验系统提供的系统时钟信号频率为48MHz，而计时基本时钟信号为1HZ，实验中还需1KHz系统时钟信号频率为48MHz，而计时基本时钟信号为1HZ，实验中还需1KHz和500Hz信号作为蜂鸣信号或数据选择器的高频信号，所以可用模48和两个模1000计数器实现，其中模48计数器用模8和模6来实现。
其原理图分别如下图所示：
48分频电路及波形
模8计数器是由D触发器构成的八分频器，clk为输入信号，模6计算器有74160（模3计算器）和一个D触发器来实现
1模1000计数器是采用3片74160级联而成，其中1MHZ为输入信号端，1KHZ为输出分频信号端，其仿真波形如下图所示：
2.计时模块
模60计数：
两个74160来实现，分别为其低位和高位，采用置数法实现模60计数，当计数到59，置数信号LDN=0，当CLK下一个上升沿来到时，两芯片LDN同时有效，实现同步置数为0000（用以实现秒和分的计数）
模24计数：
两个74160来实现，分别为其低位和高位，采用置数法实现模24计数，当计数到23，置数信号LDN=0，当CLK下一个上升沿来到时，两芯片LDN同时有效，实现同步置数为0000（用以实现时的计数）
mo7计数计数器：
1个74160来实现，采用置数法实现模7计数，当计数到6，置数信号LDN=0，当CLK下一个上升沿来到时，LDN有效，实现同步置数为0000（用以实现译码电路的选择）
3.计时电路
秒计时电路：
使用有模60计数实现
分计时电路：
使用模60计数实现
时计时电路及波形图：
使用模24计数实现
4.保持，清零，校正电路
保持:
清零：
校分电路：
、
上级进位信号与校正信号通过或运算，输出信号接EN端即可，当key置“1”时，输出信号为“1”此时计时模块的ci成为计数时钟频率为1Hz，故或门即可实现校正，其电路图如下图所示：
校时电路：
时位同时需要考虑到校分的时候时位要保持不变，所以校时电路在校分电路的基础上再与Key3的非与即可：
5.星期电路及波形图：
模7计数器，用一个74160芯片即可，当计时为7时，在CLK的下一个上升沿置数为0001
6.译码电路
4个74151，一个7447和一个74138芯片，译码电路，通过选择不同的输入信号和对应的数码管，呈现出多路信号多路显示的功能，实现星期和时间的显示。
７４１５１为八选一电路芯片。
7447为显示译码电路是连接输入信号与数码管的中间电路，动态显示电路只需一片该芯片即可实现动态多路显示。
74138为3-8线译码器，是用来选择不同的数码管来显示当前的输入信号，主要是应当考虑输入信号与数码管的对应性。
Hzh为高频脉冲信号，通过模7计数器产生数据选择和数码管选择的周期信号，用同一信号选择数据和数码管保证了他们的对应性，实现稳定的动态显
7.整点报时电路：
电路具有如下要求，蜂鸣器要能够在59分53秒、55秒、57秒发出低音，而在59分59秒发出高音。
用二进制数分别表示如下表：
时刻
分十位
分个位
秒十位
秒个位
音高
频率
m8m7m6m5
m4m3m2m1
s8s7s6s5
s4s3s2s1
59分53秒
0101
1001
0011
低
500Hz
59分55秒
59分57秒
0111
59分59秒
高
1000Hz
表2.5蜂鸣器发声情况表
8.集成电路：
六．调试、仿真与下载
首先将总电路方框图setastop-levelentity,然后将其进行编译，各分模块的仿真结果已在之前进行了分析，下面对其下载至实验系统的步骤进行介绍。
将编译好的程序下载至FPGA芯片之前，首先要进行管脚的分配，最终分配结果如下图所示：
在Device&
Pin对话框中选择UnusedPins标签页将未使用的管脚设置为高阻输入，以免造成连接在核心板上的Flash、SRAM等未使用的芯片冲突而损坏芯片。
选择“Processing→StartCompilation”进行全程编译，通过ByteBlaster
下载电缆连接实验箱JTAG和主计算机，接通实验箱电源。
完成所需设置后即可点击开始按钮往目标板上下载所需程序。
七．实验结果
数码显示管左端７个显示计时时间，且从左到右以此为时、分、秒；
最左端为星期的显示；
key1、key2分别为保持和清０ ，ｋｅｙ２ ，ｋｅｙ４分别为校分校时，开始时００时００分00秒；
计时时数码管正常显示时间，整点来临时在59分53秒、55秒、57秒低鸣，59分59秒高鸣。
八、实验中遇到的问题与解决方法
（1）开始时整体的设计思路不够明确，经过一个上午的研究之后，对设计有了更深的认识。
（2）星期中出现了星期零，原因是在模7计数后置数应该为0001。
（3）分频时无法保证占空比在50%左右，后用D锁存器2分频，保证了分频占空比恰为50%。
（4）编译之前忘记置顶
九、实验体会与收获
通过这次试验，巩固了数字电电路知识,对各器件的用途功能有了进一步的了解。
在实验中我学会了Quartus
的使用方法，这种软件能够在硬件连接前对程序进行波形仿真使得我们能够更为方便的在实际应用前检验电路是否正确，功能是否完善，极大的提高了工作效率，也避免了因为电路错误带来的对硬件的损伤。
在设计电路时要有整体和局部的概念，将整体分成不同的子模块来逐个实现，同时在实现子模块是也要考虑到与其他模块的联系，以便实现整体的连接性。
在设计电路时有很多方法，不过经过认真思考后才能找到最简单最适合的方法，同时还要考虑设计的可生产性，节约材料增加设计的可实现性，能很大幅度上降低生产成本，这提示我们要综合考虑，努力寻找最好的解决问题的方法，不断进取，追求更高的目标。
解决问题的方法有好多种，要选择最适合的那种，可能不同的环境就要改变不同的选择，关键是活学活用。
这次试验要求我们必须有耐心，因为整个过程中会犯很多错误，我们必须静下心来仔细检查，发现并改正错误，错误面前我们必须保持冷静的头脑，不能急躁，严格按照已定步骤走，有计划，有目的。
此次综合性试验，非常考验我们的实践能力，同时也考验我们的思维方式，要求我们必须关心很多细节上的东西，可能原理每个人都懂，但在实际设计中却不是每个人都能很好的运用起来，这才能体现出一个人的能力。
虽然这仅仅是一次常规实验，但是我们从中受益非浅。
体验到了实验的艰辛、毫无头绪的困惑、解决问题豁然开朗后的喜悦、所有的这一切都说明了实验对我们来说是非常有意义的。
十、参考文献
Ⅰ.《数字逻辑电路与系统设计》蒋立平主编电子工业出版社
Ⅱ.《电子线路实践教程》王建新姜萍编著科学出版社
.《EDA设计实验指导书》南京理工大学电子技术中心
升级会员 