基于FPGA的秒表设计与实现毕业设计论文.docx

基于FPGA的秒表设计与实现毕业设计论文.docx

《基于FPGA的秒表设计与实现毕业设计论文.docx》由会员分享，可在线阅读，更多相关《基于FPGA的秒表设计与实现毕业设计论文.docx（23页珍藏版）》请在冰豆网上搜索。

基于FPGA的秒表设计与实现毕业设计论文

毕业设计（论文）

课题基于FPGA的秒表设计与实现

摘要

该设计是基于FPGA在QuartusII9.0软件下应用VHDL语言编写程序,进行了计算机仿真，并给出了相应的仿真结果。

本设计有效的克服了以往的秒表的缺点采用EDA技术采取自上而下的设计思路，将设计分为若干个模块并对各个模块进行设计。

该电路能够实现很好的计时功能,计时精度高，最长计时时间可达一个小时。

关键字：

FPGA；VHDL；QuartusII；EDA；

Abstract

ThisdesignisadigitalwatchwhichisusedforathleticcontestsandisbasedonFPGAusingVHDLlanguagetowriteprograminQuartusII9.0softwareatthesametimeshowingthecorrespondingsimulationresult.Thisdesigneffectivelyovercomesthetraditionaldigitalwatchweaknessesandtakesatop-downapproachtodesign,whichwillldesigndividesintocertainmodulesandcarriesonthedesigntoeachmodule.Thiscircuitisabletocarryoutexcellenttimingfunction,hashightimingprecision,andthelongesttimingtimecouldreachanhour.

KeyWords:

FPGA；VHDL；QuartusII；EDA；

目录

第一章绪论

电子设计的前进之路是逐步趋于数字化已成为共识。

在数字化的道路上，我国的电子设计技术的发展经历了许多重大的变革与飞跃。

从开始应用SSI通用数字电路芯片构成电路系统，到MCU（微控制器或单片机）的广泛应用，使得电子系统设计上发生了里程碑意义上的飞跃，这一巨大进步不仅仅克服了数字电路系统中很多不可逾越的挫折与困难，同时从另一方面为电子技术的应用与发展开拓了更广阔的前景。

MCU的广泛应用并没有抛弃SSI的应用，而是为它们在电于系统中找到了更合理的地位。

FPGA/CPLD即现场可编程逻辑器件／复杂可编程逻辑器件，在现代电子设计技术基础上的广泛应用，在某种程度上说，是将新的电子技术系统运转的物理机制又变回到原有的纯数字电路结构，但它在更高层次上却容纳了以往数字技术的优秀部分，对MCU系统来说这将是—种扬弃，但从电子设计技术操作和系统构成的整体上却发生巨大的变化。

FPGA内包含了大量可通过编程连接的逻辑门，因此FPGA提供了具有可变字长的、灵活的、具有潜在并行处理能力的架构。

以大规模集成电路为物质基础的EDA技术终于打破软硬件之间最后的障碍，使得软硬件工程师们有了共同的语言。

1.1课题背景

现代电子设计技术的核心是EDA（ElectronicDesignAutomation，）当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。

推动其迅速发展的决定性因素就是使用了现代化的EDA设计工具。

EDA是在上世纪90年代初，从CAD（计算机辅助没计）、CAM（算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念逐步发展而来的。

EDA技术是依靠强大的电子计算机，在EDA平台上，对以硬件描述语言HDL（HardwareDescriptionLanguage）为系统逻辑描述手段完成的设计代码自动完成各个过程，如逻辑编译、化简、分割、综合优化、逻辑行局布线、逻辑仿真，直到完成对于特定目标芯片的编译、逻辑映射、编程下载等一系列工作。

这使得设计者的工作有了很大程度的变化，仅限于利用软件方式用HDL语言来完成对系统硬件功能的描述，利用EDA技术仿真就可以得到最终设计结果。

尽管其目标对象是硬件，但整个设计和修改过程就如同完成软件设计一般方便高效。

日益发展的逻辑设计仿真测试技术是EDA中最为瞩目的技术，同时也是最具有现代电子设计特征的功能。

EDA仿真测试技术仅需通过计算机就可以对设计的电子系统从各个不同层次的系统性能特点来完成一系列准确功能测试与仿真操作，在完成实际系统安装后，还可以对系统上的目标器件进行边界扫锚测试。

这个过程都体现出了现代电子设计技术自动化程度。

另一方面，CPLD/FPGA器件的飞速发展为EDA技术的进步奠定坚实的基础。

CPLD/FPGA器件更广泛的应用和部分厂商间的激烈竞争，使得普通设计人员能够获得廉价的器件和EDA软件。

现代EDA工具软件早已突破了早期的仅能通过PCB版图设计，或者类似某些仅限于电路功能模拟的、纯软件范围的局限，以最终能够实现可靠的硬件系统为目标，配备系统设计自动化的全部工具。

没有EDA技术的支持，想要完成超大规模集成电路的设计制造是不可想象的；反过来，生产制造技术的不断进步又必将对EDA技术提出新的要求。

如配置了各种常用的硬件描叙平台VHDL、VerilogHDL、ABELHDL等；配置了各种能兼用及混合使用的逻辑描述输入工具，如硬件描述语言文本输入法（状态图描述方式、原理图描述方式、布尔方程描述方式等）和波形输入法、原理图输入法等；而且配置了高性能的优化、逻辑综合和仿真模拟工具。

1.2硬件描述语言

硬件描述语言HDL是硬件设计人员和电子设计自动化（EDA）工具之间的界面。

其主要目的是用来编写设计文件，建立电子系统行为级的仿真模型。

仿真验证无误后，用于制造ASIC芯片或写入CPLD和FPGA器件中。

随着EDA工具在PC上的发展，VerilogHDL和VHDL的仿真综合性能已相当突出，在某种程度上就为大规模普及这种新技术指明了前进方向。

目前在国内只有很少部分设计单位和一些高校有一些EDA工具，而且很多也仅仅是做一些简单的线路图和版图级的仿真和设计，随着电子设计系统向着集成化、大规模、高速度的方向发展，HDL语言也将成为电子系统硬件设计人员必须掌握的一种语言。

1.2.1VHDL语言

VHDL（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage，超高集成电路硬件描叙语言）诞生于1982年，是美国开发的一种快速设计电路的工具，目前已经成为IEEE（TheInstituteofElectricalandElectronics）的一种工业标准硬件描叙语言。

VHDL主要用于描述数字系统的结构、行为、功能和接口，非常适合用于可编程逻辑芯片的应用设计。

除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法十分类似于一般的计算机高级语言。

一个完整的VHDL程序包括实体（entity）、结构体（architecture）、配置（configuration）、包（package）和库（library）5个部分，见图1.1。

实体主要用于描述外部设备的接口信号；结构体用于描述系统的具体逻辑行为功能；包集合包含要使用的常数、子程序及公共数据类型等；配置用来从库中选择所需单元组成电子系统设计的不同版本；而库用来存放已经编译的结构体、实体、配置和包集合等。

VHDL程序结构特点是将一项工程设计，VHDL和原理图输入进行设计的大致比较：

在设计中，如果使用原理图输入的方式在某种程度上是比较直观的。

首先，你要清楚要设计的是什么，然后就直接从库中调用。

当你对一个设计实体定义了外部界面后，一旦内部开发完成后，其他设计就可以调用这个已定义的实体。

这种将设计实体分成内、外部分的概念是VHDL系统设计的重要特点。

应用VHDL语言进行工程设计时的优点是多方面的：

进程或其他并行结构

配置（configuration）

图1.1VHDL程序的结构图

（1）与其他的硬件描述语言相比，VHDL语言功能强大，设计方式多样。

（2）VHDL语言具有多层次的电路设计描述功能，既可描述系统级电路，也可以描述门级电路；然而描述方式既可以是行为描述、寄存器传输描述或者结构描述，也可以采用三者混合描述方式。

（3）VHDL语言程序易于共享和复用

（4）当采用VHDL完成某个确定的设计时，可利用EDA进行逻辑综合、优化，并把VHDL描述设计生成门级网表。

（5）运用VHDL语言进行设计具有相对独立性，设计者不必懂硬件的结构，也不必理会设计实现的目标器件是什么。

1.2.2VHDL设计中电路简化问题的探讨

随着集成电路技术的发展，用传统方法进行芯片或系统设计已不再能满足人们的要求，所以需要迫切提高设计方法。

在这背景下，VHDL设计能大大降低设计难度的方法正越来越广泛地被使用。

VHDL语言具有很强的建模及电路描述能力，可以很大简化设计任务，优化了设计效率。

用VHDL语言进行集成电路的设计，牵涉到对VHDL语言的使用方法和对设计的理解。

这里简述了以下简化和优化电路设计时3个需要注意的方面：

（1）在用VHDL语言进行设计时应当注意避免不必要的寄存器描述。

（2）在编写程序之前，要首先对设计有较深入的分析了解，科学划分设计，设计多个方案再进行比较，选择优秀方案采用。

（3）在延时要求不高的情况下，可提取逻辑电路公因子，把它分解成含有中间变量的多级电路。

1.2.3用EDA方法设计数字系统的灵活性

用EDA方法设计数字系统，就是以硬件描述语言为系统逻辑描述的主要手段完成设计文件，再运用EDA开发软件，对设计文件自动地完成逻辑编译、化间、分割、综合及优化逻辑仿真。

直到对特定目标芯片的适配编译、逻辑映射和编程下载。

该设计方法的灵活性体现在以下几个方面：

1、输入方式的灵活性，使用EDA方法进行设计可以按照设计要求和硬件描述语言的语法规则编写文件，从而把大部分工作都留给计算机，反应了EDA方法的优点。

尤其是在设计复杂数字系统或者需要改动系统功能时，其设计效率可大大地提高；2、设计仿真的灵活性，用EDA方法设计数字系统是同一个测试向量可以对任意一种设计输入方式产生的源文件进行仿真，而不用重新编写测试文件；3、功能扩展具有灵活性，在设计输入过程时，用EDA方法可以实现硬件设计软件化，在改动源文件内容即可改变系统功能，从而使其扩展为复杂度更高的数字系统。

第二章QuartusII软件

2.1Quartus软件概述

QuartusII9.0是Altera提供的FPGA/CPLD开发集成坏境，Altera是世界上最大的可编程逻辑器件供应商之一。

QuartusII9.0提供了完整的多平台设计坏境，能满足各种特定的设计需要，也是单片机可编程系统（SOPC）设计的综合坏境和SOPC开发的基本设计工具，并为AlteraDSP开发包进行系统模型设计提供集成综合坏境。

它提供一种与结构无关的设计环境，让设计者方便的进行设计输入、快速处理和器件编程。

2.2QuartusII设计过程

QuartusII输入的设计过程可分为创建新工程、文件输入、项目编译、项目校验和编程下载等步骤。

2.2.1创建工程

利用QuartusII软件创建工程向导（NewProjectWizard）创建一个新工程。

具体步骤如下：

1）打开QuartusII9.0界面，在“File”菜单下选择“NewProjectWizard”，点击“next”后弹出如图1.1对话框

图1.1NewProjectWizard对话框第一页

点选第一行右侧的“…