PCB维修技巧Word格式.docx
《PCB维修技巧Word格式.docx》由会员分享，可在线阅读，更多相关《PCB维修技巧Word格式.docx（26页珍藏版）》请在冰豆网上搜索。
许多芯片在电路设计时只使用了其中的一部分逻辑单元，其余未使用部分的输入脚一般都接地，以防该部分处在随机运行状态而对电路产生干扰。
根据芯片的逻辑功能分析实际输出的波形，将十分有助于判断所测芯片是否真正损坏。
实例一：
74123（单稳态谐振器）的管脚出现悬空状态（FLT）
在线功能测试中，器件的输入脚一般显示为高阻状态（阻值大于1兆欧姆）。
器件离线测试时，如果不接TTL或CMOS负载的话，将会出现这种结果。
在线测试中，该芯片的输入脚通常接在另一个芯片的输出脚。
芯片的输出脚为了保证驱动扇出负载，通常为低阻抗。
在线测试中如果在管脚状态窗口中某输入脚显示“FLT”，表示该脚为悬空状态，可能该脚与电路板的边界联接端或三态器件相连接，或者是与PCB之间开路。
通过与其它输入脚的状态做比较，将能判断该脚的状态是否正常。
该例中，第6脚是接RC电路的输入端，该电路中的电容通过电阻充电，再经芯片第6脚放电，那么该输入脚就不可能为高阻状态，因为如果高阻的话，就不能对电容放电。
对该芯片进行ICFT时出现测试错误，其第7脚显示“FLT”，另一个相同的输入脚（第15脚）显示的是正常的逻辑电平（对地阻抗大约为550欧姆）。
虽然QT200对该芯片的测试结果是“测试失败”，但是由于芯片的输出脚出现翻转，因此看起来好象是时序问题。
如果用户不注意的话，就会忽视该测试结果而认为是时序问题。
上述分析表明：
用户仔细观察和分析管脚状态信息，对于判断真正故障点来说是极为重要的。
一个输入脚的输入阻抗若是550欧姆的话，就不会是悬空状态（FLT）。
本示例的实际故障原因是该单稳谐振器由于功能损坏而不能使电容正常放电。
同样，器件的输出脚也不可能是悬空状态（FLT），因为若处于悬空状态，该管脚就不能吸收或施放电流，也就不能驱动任何扇出负载。
另外用户还应注意：
任何节点的对地阻抗都不能小于5-10欧姆（除非该节点真正短路到地----此时阻抗约为2欧姆）。
常用的缓冲驱动器在逻辑低状态下的阻抗大约为15-17欧姆。
实例二：
测试仪的供电夹具因接触不良而不能提供测试电源
当通过测试仪的供电夹具和被测板上的某个芯片给被测板供电时，有时会发现被测芯片电源脚的实测电压只有4.5V，此时的测试结果往往是不稳定的。
出现这种情况的原因可能是由于芯片管脚的氧化使得测试仪的供电夹具不能与芯片管脚接触良好。
出现这种问题时，用户可采取不同办法解决，其中最有效的办法是：
通过被测板的边界供电端与测试仪的供电电缆相接。
实例三：
被测板通电状态下芯片的某个管脚对地短路
这种现象难以解决。
测试结果中显示被测芯片输出脚的阻抗为10欧姆（低阻状态），并且没有翻转动作，该阻值小于正常的缓冲驱动器输出脚在逻辑低时的阻抗。
断开被测板电源时用三用表测量该管脚并未对地短路（电阻大于1千欧姆）。
这种只在被测板加电状态下才出现短路的现象，可能是被测器件输出端的原因，也可能是该输出端所接扇出器件输入端的原因。
被测器件的输出端在逻辑低时应能够吸收电流，在逻辑高时，它输出电流到扇出器件的输入脚。
如果被测器件在通电状态下内部对地短路，则在不加电时测量不会出现对地短路。
这种情况下，可使用毫欧表分别测量被测器件输出脚对地的电阻和所接扇出器件输入脚对地的电阻，阻值最小的测量点就是真正的损坏器件。
在IC管脚上测量对地阻值为10毫欧姆
实例四：
被测板不加电时三个芯片的某个管脚都对地短路
在靠近3脚处测量对地阻值为6毫欧姆
具体现象是：
被测板上有三个芯片在进行ICFT时都出现“测试失败”，并在管脚状态窗口中显示出总线器件74374的第2脚、74244的第18脚和另一个74244的第3脚分别对地短路。
首先查出最接近短路点的芯片。
使用QT50短路追踪仪进行检测时把测量量程放在200毫欧姆，分别测量三个芯
片的短路管脚对地的电阻，找出阻值最低的管脚。
方法是：
把一只探笔接到被测板的供电地端，另一只探笔先接到74374的第2脚，测量电阻是160毫欧姆，再接到74244的第18脚，测出电阻是90毫欧姆，然后再接到另一个74244的第3脚，测得电阻是10毫欧姆。
那么该管脚即是引起总线错误的短路点。
下面的问题是确定真正短路点是在74244内部，还是在短路管脚对外的附铜线上。
使用QT50的一只探笔接地，另一只探笔接到74244的第3脚焊点之上的部位，读出该脚对地的阻值（大约10毫欧姆），然后再把探笔接到第3脚焊点外3-4毫米处与其相连的附铜线上，再读出此时3脚对地的阻值（大约6毫欧姆）。
该结果表明真正短路点是在第3脚的外部附铜线上。
二、PCB检修一般步骤及不同测试结果的处理方法
在线功能测试系统的主要制约因素就是其反向驱动器的吸收/施放电流能力过强，从而遮盖了被测芯片输入脚出现的故障现象。
例如，大多数芯片的输入脚阻抗都很高（大于1兆欧姆），如果输入脚内部功能损坏，则该脚阻抗可能降低到大约20欧姆，这将导致驱动该输入脚的芯片产生扇出问题，从而出现电路故障，因为多数芯片只能驱动输出10毫安左右的电流。
然而，一般的反向驱动测试仪器却能够驱动阻抗为20欧姆的输入脚，这就使本来输入脚出现故障的芯片也能通过功能测试。
QT200能够驱动8欧姆以上的节点（小于8欧姆视为短路），这是本系统的主要问题。
（一）PCB检修一般步骤
在线功能测试
测试失败
器件没有完全测试
测试通过
检查芯片型号类别
是否OC器件处于线或状态
使用QSM/VI方式测试
1检查芯片编号、测试夹具放置是否正常，然后重新测试。
2检查管脚阻抗
3是否需要隔离
4调整测试时基和门限值后重新测试
5使用QSM/VI方式测试
下一个器件
一般检修PCB的流程图
PCB常见器件种类：
1、门电路/组合逻辑型器件
如:
7400,7408等
可使用ICFT,QSM/VI进行测试
2、时序器件/触发器、计数器
7474,7492等
3、总线器件（三态输出）
如:
74245,74244,74374等
4、PAL,ROM,RAM
2764，14464
可使用ICFT进行测试
5、LSI器件
8255,8088,Z80等
6、用户专用芯片
使用QSM/VI方式测试
PCB测试失败原因：
1、芯片功能损坏
2、速度/时序问题
3、芯片管脚状态（悬空,高阻,
时钟,非法连接）
4、OC门线或状态
5、扇出问题
ICFT测试结果分类
1、测试通过
2、测试失败
3、器件没有完全测试
4、器件比较相同
5、器件比较不相同
（二）出现不同测试结果的处理方法
1、出现“测试失败”结果时
1）查看测试夹具是否接错了芯片，是否与被测芯片联接良好。
从管脚状态窗口查看是否有开路管脚（显示HIZ），是否测出电源管脚。
纠正这些问题后重新测试。
2）如果结果仍然是“测试失败”，将鼠标移到管脚状态窗口后单击左键，使显示管脚阻抗。
比较出现错误的管脚阻抗与另外相同功能的管脚阻抗。
如果是芯片的某个输出脚出现测试错误，则查看该脚与其它输出脚的阻抗是否一致（注意此时的阻抗是芯片带电时测量的对地阻抗）。
3）如果比较的阻抗大致相等，则调低测试时基或门限值，然后再测一遍。
若这次测试通过，则说明该芯片出现的测试错误是时序方面的问题。
这可能是输出脚接了电容器件，由于电容的放电过程，使输出脚状态翻转变慢。
如果调整时基或门限值后的测试能够通过的话，可有90%的把握确定该器件没有损坏，此时即可转到测试下一个芯片。
如果调整时基或门限值后测试仍未通过，则检查是否需要设置隔离。
若不需要隔离，则直接进入第5步。
4）如果从夹具状态中看出测试失败的原因是由于输出脚不能达到正常的逻辑电平，则调低测试门限值后再测。
如果此时以较松的门限值测试能够通过的话，则说明该芯片所接的负载过重，或者是芯片本身的输出驱动能力变差，不能吸收或施放正常负载所需的电流。
出现这种情况时，用户必须特别注意，处理办法是在被测板加电和不加电两种状态下，重新测试该输出脚对地的阻抗，也可使用QSM/VI方式在被测板加电和不加电两种状态下，测试该芯片各输出脚的VI曲线。
5）比较测出的各输出脚对地阻抗，如果不加电测量的阻抗大致相等，而加电时测量出现测试错误的输出脚阻抗高于其它输出脚的阻抗，则说明该芯片功能损坏（高阻抗状态不能吸收或施放所需电流），应更换该芯片。
6）比较各输出脚的VI曲线，如果某个输出脚的阻抗明显低于其它输出脚的阻抗，则说明问题在该脚所接扇出负载上。
检测与该脚相接的所有芯片输入脚的阻抗，找出其中真正的短路点。
为了进一步查出问题的根源，可用扁口钳钳断被测芯片上出现测试错误的输出脚，再重新测试。
如果这时测试通过，就表明确实是芯片所接负载的问题。
2出现“器件没有完全测试”结果时
1）当被测芯片的输出脚在测试过程中不发生翻转（即在测试窗口中保持固定高或低电位）时，系统将提示“器件没有完全测试”（出现该提示时屏幕上的波形窗口并不标注任何测试错误）。
例如一个7400与非门的某个输入脚短接到地，则对应的输出脚将始终为高电平，测试该芯片时将出现上述提示。
2）如果用户有被测板的电路原理图，就能很容易地确定该芯片的管脚连接状态是否正常。
3）如果用户已学习过好板，那么所学芯片的正常连接状态也将记录下来。
测试坏板时系统自动与好板学习结果相比较，如果比较结果不同，则说明坏板出现非法连接；
如果比较结果相同，则可不考虑“器件没有完全测试”的提示，转到测试下一个芯片。
4）如果被测芯片是OC器件，并在电路上设计为“线或”状态，那么该芯片的输出可能会受到与其存在线或关系的其它芯片的影响。
例如，某个芯片的输入逻辑使其输出固定为低电平，则被测芯片的输出也将固定为低电平，这时测试该芯片系统也将提示“器件没有完全测试”。
对此类器件用户应特别注意，建议使用QSM/VI方式，通过比较测试芯片上所有相同功能管脚的VI曲线，来判断故障点。
三、使用短路追踪仪查找电路板的短路故障
在下图中，U1第4脚分别接到U2的第3脚和U3的第5脚。
在这三个芯片中若出现故障，可能有下面四种情况：
1、U1功能损坏，其第4脚在测试过程中没有翻转，43
保持固定低电平；
U1U2
2、
U1的第4脚由于内部三极管损坏而短路到地；
3、U3的第5脚短路到地；
4、
U2的第3脚对地不完全短路，有一个固定低电阻5U3
下面是对上述情况的检测方法：
第一种情况：
测量U1第4脚对地阻抗，如果该脚逻辑状态正好是低电平，其阻抗不会很低（大于10欧姆），如果该脚正处于较低的高电平，阻抗将大于1千欧姆。
如果对U1的在线功能测试结果是：
第4脚没有翻转，测试失败，用户应将管脚状态窗口切换到阻抗显示模式，比较U1第4脚与其它输出脚的对地阻抗，如果各输出脚阻抗相等，则说明U1的内部功能损坏，应更换U1。
第二种情况：
用三用表测量U1第4脚对地阻值，如果近似为零，可以使用毫欧表，通过Qtech首创的“两点定位法”找到真正短路点。
Qtech系统产品中的QT25和QT50短路追踪仪，是用于查找电路板短路故障的理想仪表。
右面两个图片说明了“两点定位法”的操作步骤：
首先把毫欧表的测量探针放在被测脚焊点上面靠近管脚的根部（如下图），设置毫欧表的量程为200毫欧姆，测出一个阻值；
然后再把探针放在被测脚焊点之外3-4毫米处的连接被测脚的附铜线上（如下图），再读出一个阻值。
如果前一个阻值小于后一个阻值，则说明短路点在被测芯片的内部驱动电路上。
此时无疑应更换该芯片。
如果前一个阻
值大于后一个阻值，则说明短路点不在被测芯片的内部，而是在芯片外部与其相连的其它芯片上，或者是两者之间的附铜线上。
使用毫欧表所测短路阻值的大小视短路程度而定，但是只要使用“两点定位法”测出的前后两个阻值的大小不同，就能够确定真正短路点的部位。
第三种情况：
真正的故障点是U3的第5脚对地短路（输入脚内部三极管击穿），但是对U1进行功能测试时，却会由于其第4脚不能翻转而使测试失败。
切换夹具窗口到阻抗显示模式，比较U1第4脚与其它输出脚的阻抗，发现第4脚阻抗明显低于其它脚的阻抗（近似为零）。
此时用户并不能确定真正故障原因就是U1，而应使用QT25或QT50短路追踪仪进一步测量。
首先采用“两点定位法”确定短路点是在U1内部，还是U1外部。
经测量发现短路点是在U1外部，这时用户可通过被测板的电路图或使用Qtech的线路跟踪功能，查出与U1第4脚相连接的所有芯片。
然后用短路追踪仪分别测量这些芯片上与U1第4脚相连管脚的对地阻值，发现U3的第5脚对地阻值最低。
这时将排除U1和U2的短路可能，把问题集中在U3的第5脚上。
再次使用“两点定位法”，确定短路点是在U3第5脚的内部。
这时应更换U3芯片。
不过，如果此时为了更加有把握而对U3进行功能测试的话，可能仍然出现测试通过的结果。
这是因为该芯片虽然第5脚内部对地短路，但仍有一定阻值，只要该阻值大于测试仪的最小可驱动阻值，且U3内部的逻辑功能并未损坏的话，那么对该芯片的功能测试就能通过。
例如象7400的与非门，如果其某个输入脚短路到地，其功能测试仍然能够通过。
对于这种情况，用户只能通过与学习好板的结果相比较的办法来确定故障点了。
然而对本例来说，只要测出U3第5脚内部对地短路，就能确定是U3损坏。
因为电路设计者不可能将芯片的输出脚短路到地。
第四种情况：
U2第3脚对地不完全短路，用三用表测量该脚对地电阻约为10欧姆。
用户切记：
正常芯片的输出、输入脚对地电阻不会在10-40欧姆之间。
此时测试U1将会测试失败（因为U1第4脚不能正常驱动如此低阻值的输入脚），屏幕上显示U1第4脚为低阻状态。
用三用表测试该脚对地电阻也是10欧姆左右。
为了找出不完全短路的确切部位，普通的毫欧表已无能为力了，因为此时被测脚对地有一个10欧姆左右的阻值。
为解决该问题，QT50短路追踪仪设计了调节测量零位的功能，能够屏蔽掉10-20欧姆的固定阻值 。
具体操作步骤是：
设置测量零位为10欧姆，量程为200毫欧姆，然后按照上述第三种情况下的步骤进行测量。
四、总线争用问题
对总线器件（如74245）进行在线功能测试时，由于其双向输入/输出脚可能受到通过总线与其相连的其它器件的影响而使测试失败。
总线器件在被测板加电后可能会处于使能状态，使其输出/输入脚不在三态高阻状态。
左图为测试总线器件出现总线争用时的结果窗口。
为消除总线争用的影响，使被测芯片测试通过，用户必须隔离有关的总线器件。
左图中的测试结果显示：
74245的第3,4,9脚没有翻转，测试失败。
此时用户应从管脚状态中查看芯片各脚的动态阻抗，确定是否有短路到地或对地电阻极低（小于5欧姆）的管脚。
从右上图中可注意到第11,16和17脚对地阻抗大约290欧姆，其它输出、输入脚对地阻抗都在17-23欧姆之间。
前者表明管脚牌逻辑高状态，后者表明管脚处于逻辑低状态。
第2脚测试通过，未受到总线争用的影响，因为其输出脚能够承受相连器件的下拉影响。
用户必须能够分辨清楚测试失败是由于总线争用引起，还是因器件功能损坏所致。
本例中，测试失败的原因是总线争用。
为了对器件进行完整测试，用户必须隔离有关总线器件，使其输出脚处于高阻状态，对被测器件不产生影响。
放大后的波形
下图中芯片的第3脚在作为输出脚时受到相连芯片的下拉作用而不能产生翻转。
当第3脚作为输入脚时，由于QT200最大驱动电流为650毫安，所以即使第3脚被其它芯片下拉，QT200仍然能够对第3脚上拉到高电位，因此可测试第17脚。
如果该芯片功能损坏，此时对第17脚的输出测试也不可能通过。
实际测试结果是第17脚输出测试通过了，显然不是该芯片的功能损坏，而是总线争用问题。
（一）如何判断哪个芯片引起总线争用而必须设置隔离呢？
1、如果用户有被测板的电路原理图，首先查出与被测芯片相连的所有其它总线芯片，通常电路中的总线芯片可分为以下三类：
a,使能端接其它芯片的输出端;
b,两个或两个以上的总线芯片的使能端相连；
c,使能端直接与地或+5v电源相接。
对于第一类总线芯片，应对每个使能端设置隔离，方法是在QT200的飞线通道（从FC0到FC7）设置相应的逻辑电平，分别接到这些使能端上；
对于第二类总线芯片，则只设置一个隔离通道，接到其中一个芯片的使能端；
而对于第三类总线芯片，是不能直接进行隔离设置的，因为隔离通道不能对其使能端实施反向驱动。
一般处理原则是先设置前两类总线芯片，看被测芯片的测试结果是否满意（即从结果中可以判断芯片的好坏），如果是，则不考虑对第三类总线芯片的隔离；
如果仍不满意，再采取措施对第三类总线芯片进行隔离。
一般是采用割线方法将使能端与地或+5v电源断开，然后再对其设置隔离。
经过设置隔离点后重测芯片。
如果测试通过，再逐个去掉所设置的隔离通道，重新测试。
出现测试失败时去掉隔离设置的总线芯片就是产生总线争用的芯片。
重新接上该芯片的隔离通道，继续按上述方法检验其它未确定的总线芯片。
直到最后查出所有需要设置隔离的总线芯片（在板学习方式中，启动其中的记事本，记录下来哪些芯片的测试需要隔离哪些总线芯片，在检修坏板时将给予很大帮助）。
如果用户没有电路图，可利用QSM/VI测试方式中的扫描测试，找出与被测芯片相连接的其它总线芯片。
具体方法是：
从ICFT测试方式中直接进入交互式QSM/VI测试窗口，自定义一个待测芯片名称，设置管脚数为40，测量频率为312Hz，使用QT200用于电路跟踪的电缆（有两个20脚的夹具），把夹具1接到正在进行功能测试的总线芯片上（夹具第1脚对着芯片的第1脚），夹具2接到被测板上任意的其它总线芯片上，然后开始扫描测试。
如果两个芯片之间存在连接关系，在屏幕上的窗口中将显示出来。
其中1-20脚代表夹具1所接的芯片，21-40脚代表夹具2所接的芯片。
假若窗口中的第5脚和第35脚都标注L1符号，则说明第一个芯片的第5脚与第二芯片的第15脚相连接。
（二）如何利用系统的数字示波器功能判断总线器件的好坏？
在测试总线器件时，如果不能通过隔离方式判断器件的好坏，可利用本系统的最新功能---数字示波器（DSO）方式进行测试，基本操作方法如下：
1）将被测板上焊下的晶体重新焊好，使板上有正常的时钟运行。
2）连接测试探针到合适的通道上（注意：
不同版本的系统软件所选的探针通道是不一样的）
3）从测试窗口中的工具栏中按DSO键，启动数字示波器方式。
4）接通被测板供电电源
5）依次将探针接到被测总线器件的不同管脚上，从屏幕上可看到被测管脚的实际信号。
如果信号是高低翻转变化的，则说明该管脚功能正常。
如果信号电位在1.2v到1.8v之间固定不变，则对该管脚应特别注意，这可能是因为该管脚功能损坏，或者是该脚为输出脚处于开路状态。
此时可检测晶体附近的7404芯片，因为该芯片常被用于时钟电路。
用探针测试7404的输出脚，应有波形信号 。
如果没有，再检测被测板供电是否正常、晶体是否损坏。
注意，检测时钟信号时示波器应选择100K阻抗，这样可避免对晶振电路的影响。
为了检测管脚是否处于悬空状态，可选择示波器阻抗为10K。
如果管脚确实悬空（其阻抗大于1兆欧姆），那么探针接触该脚时，10K的阻抗将把该脚下拉为低电平。
如果该脚没有悬空，而是有固定电平，则探针不会使其下拉为低。
由此即可判断管脚的真正状态。
数字示波器测试窗口
交互式QSM/VI方式中的VT显示方式
用户应掌握的关键一点是，如果管脚在电路在被使用，则应能翻转；
如果未被使用，则会保持固定高或低电平。
利用带电VI曲线方式测量管脚的逻辑低与真正的短路到地是有明显区别的。
五、输出端接电容负载
某些电路在设计上如果对工作速度的要求不高，就在驱动芯片的输出端接上电容器件，以便消除电路中的毛刺干扰。
对这种电路中的芯片进行在线功能测试时，经常出现测试失败。
对此用户必须给予重视。
右图中的第2,5,6,9,12等管脚出现测试错误，这些脚的输出象是被固定到逻辑高电位上。
第6脚波形（存在阶梯形）好象是放电后才到了逻辑低电位；
管脚状态窗口中显示第2脚阻抗为8欧姆，该阻值远远低于正常芯片输出脚可驱动的阻值。
出现这种测试结果，是由于被测芯片的输出端接了不同容量的电容器。
第2脚上的电容器电容量最大，是10UF；
第5脚电容是4.7UF；
第6脚电容更小，第12脚电容最小。
为了验证芯片测试失败的原因是测试速度的问题，用户可设置较慢的测试时基再重新测试，如果测试通过，即说明芯片的输出端接有电容器件。
当系统以较慢的速度测试时，芯片管脚上的电容在输出发生状态变化时能够有较长时间完成充放电过程，这样对芯片的测试就不会出现测试失败。
QT200测试仪能够自动识别出测试结果中的速度问题，适时提示用户调整测试时基，以较慢的速度重新测试。
在线功能测试中，如果由于某个管脚固定为高电平而使测试失败，可从以下三个方面分析处理：
1、该管脚接了电容器件──调低测试时基后重新测试，能够通过测试。
2、该管脚内部功能损坏──调低测试时基后重新测试，仍然不能通过
3、电路中存在总线争用问题──隔离有关总线器件后重新测试。
从下面的图中可以看出，当测试时基调整到256微秒脉冲时，第2脚有足够时间响应电容的充放电过程。
但是测试结果报告该脚输出有电平错误，对此可进一步降低测试速度，再测一次。
结果表明：
当测试时基调整到512微秒脉冲时，所有的输出脚都能测试通过。
放大波形
当测试时基为256微秒脉冲时，第6脚测试通过。
六、功能学习和比较错误
下图显示了器件功能比较测试后的结果，管脚2在学习和比较测试结果中都是对地短路，对此用户可不作考虑。
然而，如果比较测试结果中显示第2脚悬空（FLT），则表示该脚处于开路状态，这时用户应检查该脚焊点及对外的连接线是否正常。
在夹具状态窗口中靠外边的阴影部分显示的是学习结果，里边显示的是当前测试的结果。
图中显示出第1,4脚比较结果不同，学
升级会员 