电子信息通信电类专业笔试题目全Word文档下载推荐.docx
《电子信息通信电类专业笔试题目全Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《电子信息通信电类专业笔试题目全Word文档下载推荐.docx(26页珍藏版)》请在冰豆网上搜索。
![电子信息通信电类专业笔试题目全Word文档下载推荐.docx](https://file1.bdocx.com/fileroot1/2022-10/29/5924597f-4a14-42f0-97db-3235e9ea7e26/5924597f-4a14-42f0-97db-3235e9ea7e261.gif)
7、频率响应,如:
怎么才算是稳定的,如何改变频响曲线的几个方法。
8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)
9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点
,特别是广泛采用差分结构的原因。
10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
11、画差放的两个输入管。
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的
运放电路。
13、用运算放大器组成一个10倍的放大器。
14、给出一个简单电路,让你分析输出电压的特性(就是个积分电路),并求输出端某点
的rise/fall时间。
(Infineon笔试试题)
15、电阻R和电容C串联,输入电压为R和C之间的电压,输出电压分别为C上电压和R上电压,要求制这两种电路输入电压的频谱,判断这两种电路何为高通滤波器,何为低通滤波器。
当RC<
<
period-setup?
hold
16、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min。
组合逻辑电路最大延迟为T2max,最小为T2min。
问,触发器D2的建立时间T3和保持时间应满足什么条件.(华为)
17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->
q,还有clock的delay,写出决定最大时钟的因素,同时给出表达式。
(威盛VIA2003.11.06上海笔试试题)
18、说说静态、动态时序模拟的优缺点。
(威盛VIA
2003.11.06上海笔试试题)
19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。
(威盛VIA2003.11.06上海笔试试题)
20、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入,使得输出依赖于关键路径。
21、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种(区别,优点),全加器等等。
22、卡诺图写出逻辑表达使。
23、化简F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和。
(威盛)
24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-
wellprocess.Plotitstransfercurve(Vout-Vin)Andalsoexplaintheoperation
regionofPMOSandNMOSforeachsegmentofthetransfercurve?
(威盛笔试题c
ircuitdesign-beijing-03.11.09)
25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefineth
erationofchannelwidthofPMOSandNMOSandexplain?
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?
27、用mos管搭出一个二输入与非门。
(扬智电子笔试)
28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateandexplainwhichinputhasfasterresponseforoutputrisingedge.(lessdelaytime)。
(威盛笔试题circuitdesign-beijing-03.11.09)
29、画出NOT,NAND,NOR的符号,真值表,还有transistorlevel的电路。
(Infineon笔试)
30、画出CMOS的图,画出tow-to-onemuxgate。
31、用一个二选一mux和一个inv实现异或。
(飞利浦-大唐笔试)
32、画出Y=A*B+C的cmos电路图。
(科广试题)
33、用逻辑们和cmos电路实现ab+cd。
34、画出CMOS电路的晶体管级电路图,实现Y=A*B+C(D+E)。
35、利用4选1实现F(x,y,z)=xz+yz’。
36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现(实际上就是化简).
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图,根据输入波形画出各点波形。
38、为了实现逻辑(AXORB)OR(CANDD),请选用以下逻辑中的一种,并说明为什么?
1)INV2)AND3)OR4)NAND5)NOR6)XOR答案:
NAND(未知)
39、用与非门等设计全加法器。
(华为)
40、给出两个门电路让你分析异同。
41、用简单电路实现,当A为输入时,输出B波形为…(仕兰微电子)
42、A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制。
43、用波形表示D触发器的功能。
44、用传输门和倒向器搭一个边沿触发器。
45、用逻辑们画出D触发器。
46、画出DFF的结构图,用verilog实现之。
47、画出一种CMOS的D锁存器的电路图和版图。
48、D触发器和D锁存器的区别。
(新太硬件面试)
49、简述latch和filp-flop的异同。
50、LATCH和DFF的概念和区别。
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的.(南山之桥)
52、用D触发器做个二分颦的电路.又问什么是状态图。
53、请画出用D触发器实现2倍分频的逻辑电路?
(汉王笔试)
54、怎样用D触发器、与或非门组成二分频电路?
(东信笔试)
55、Howmanyflip-flopcircuitsareneededtodivideby16?
(Intel)16分频?
56、用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage.(未知)
57、用D触发器做个4进制的计数。
58、实现N位JohnsonCounter,N=5。
(南山之桥)
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?
60、数字电路设计当然必问Verilog/VHDL,如设计计数器。
61、BLOCKINGNONBLOCKING赋值的区别。
62、写异步D触发器的verilogmodule。
moduledff8(clk,reset,d,q);
inputclk;
inputreset;
input[7:
0]d;
output[7:
0]q;
reg[7:
always@(posedgeclkorposedgereset)
if(reset)
q<
=0;
else
=d;
endmodule
63、用D触发器实现2倍分频的Verilog描述?
(汉王笔试)
moduledivide2(clk,clk_o,reset);
inputclk,reset;
outputclk_o;
wirein;
regout;
always@(posedgeclkorposedgereset)
if(reset)
out<
=in;
assignin=~out;
assignclk_o=out;
64、可编程逻辑器件在现代电子设计中越来越重要,请问:
a)你所知道的可编程逻辑器件有哪些?
b)试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
PAL,PLD,CPLD,FPGA。
inputd;
outputq;
regq;
65、请用HDL描述四位的全加法器、5分频电路。
66、用VERILOG或VHDL写一段代码,实现10进制计数器。
67、用VERILOG或VHDL写一段代码,实现消除一个glitch。
68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差,很容易误解的)
。
69、描述一个交通信号灯的设计。
70、画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱。
71、设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱数。
(1)画出fsm(有限状态机);
(2)用verilog编程,语法要符合fpga设计的要求。
72、设计一个自动饮料售卖机,饮料10分钱,硬币有5分和10分两种,并考虑找零:
(2)用verilog编程,语法要符合fpga设计的要求;
(3)设计工程中可使用的工具及设计大致过程。
73、画出可以检测10010串的状态图,并verilog实现之。
74、用FSM实现101101的序列检测模块。
a为输入端,b为输出端,如果a连续输入为1101则b输出为1,否则为0。
例如a:
0001100110110100100110
b:
0000000000100100000000
请画出statemachine;
请用RTL描述其stat