数电课程设计报告完整版数字钟范本文档格式.docx
《数电课程设计报告完整版数字钟范本文档格式.docx》由会员分享，可在线阅读，更多相关《数电课程设计报告完整版数字钟范本文档格式.docx（16页珍藏版）》请在冰豆网上搜索。
特别是，我们的调时调分开关，都加上了消抖电路，使用了硬件消抖的方法消抖，这些都是我们组，区别于其它组的地方。
2设计任务
2.1设计思路
能按时钟功能进行小时、分钟、秒计时，能调时调分，能整点报时，使用3个2位数码管显示。
总体设计
本阶段的任务是根据任务要求进行模块划分，提出方案，并进行比较分析，最终找到较优的方案。
该方案的优点是模块内部简单，基本不需要额外的电路，该方案结构简单，模块间关系较明确，模块外不需使用较多门电路，但不利于功能扩充。
2.2设计方案
2.2.1设计方案一、采用同步电路，总线结构
时钟信号分别加到各个模块，各个模块功能相对独立，框图如下：
设计方案1
闹钟
小时
分钟
秒钟
显示
控制
显示总线
控制总线
1Hz信号
2.2.2设计方案二、采用异步电路，数据选择器
将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换，电路框图如下：
1Hz脉冲信号
设计方案2
该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展，但设计难度大，门电路数量也比较多。
综上所述，本次设计采用方案一。
秒计数和分计数为60进制，时计数为24进制，为了简化设计，秒和分计数采用同一单元。
控制模块实现调整时分，现对本方案中的各个主要功能模块的接口定义如下：
1.60进制模块（电路图中模块名称为60count，下同。
）
实现同步60进制计数，可调整
电源
5v
时钟信号输入
接1Hz的信号源
进位输入
接秒的进位信号，实现秒功能时，接低电平。
进位输出
秒模块接分模块，分模块接时模块
显示输出
接到译码器输入，能闪烁
闹钟比较信号输出
接到闹钟，秒模块悬空
整点报时信号输出
接到响铃，实现响停交替5次响铃
调整使能端
入0有效，有效时，显示信号输出，同时屏蔽进位输入和进位输出，允许调整信号输入。
显示使能端
入1有效
调整信号输入
2.24进制模块（24count）
实现同步24进制计数，可调整
电源，时钟信号
同上
接分的进位信号
调整使能端，显示使能端，调整信号输入
3.闹钟模块（60clock，24clock）
实现可与时钟比较，并输出闹铃信号，可调整
闹钟信号输入
闹铃输出
接到蜂鸣器
至此，本阶段就结束了。
在上面的接口定义中，也能够发现，各个模块紧密联系，电路比较简单，较易实现
3数字电子钟结构
图1数字电子钟结构图
3.1震荡电路
震荡电路是数字电子钟的基础，电路输出一个频率为1Hz的时钟信号作为电子钟的秒信号。
由于石英晶体振荡器所产生的频率比较稳定和精确，因此选择石英晶体来产生振荡。
选用32768Hz的石英晶振，经过分频率后，可产生频率为1Hz的时钟信号。
3.2分频电路
由于晶体振荡器产生的时钟信号频率高，不可直接作为秒信号的时钟输入信号，因此要对晶体振荡器产生的信号进行分频。
方法：
由于2的15次方刚好是32768Hz，因此对晶体振荡器产生的信号进行15次分频后，即可得到1Hz的时钟信号。
3.3计数器电路
根据设计要求，电子钟由秒，分，时，三部分组成，下面分别对三部分电路进行阐述。
3.3.1秒位计数器
由于以上所说晶体振荡器产生频率为32768Hz时钟信号经过15次分频后即可产生1Hz的时钟信号，因此能够直接把所得的1Hz信号作为秒位计数器的时钟信号。
计数方面选择具有计数功能的74LS90芯片，采用反馈清零方法，组成60进制的计数器，60秒之后产生进位信号，与电子钟的秒位60后进位相对应。
3.3.2分位计数器
分位计数器同样采用74LS90芯片，用秒位的进位信号作为时钟信号，秒位60秒产生一个进位信号，当秒位产生一次进位信号，分位相应地计一个数，与数字电子钟秒位60秒后分位计数一次相对应。
同时用74LS90采用反馈清零法组成一个60进制计数器，计数到60后产生一个进位信号，作为时信号的时钟信号。
3.3.3时位计数器
原理跟以上阐述的一样，分位计数到60后产生一个进位信号作为时位的时钟信号，60分钟后，时位计一次数，与数字电子钟相对应。
同样用74LS90计数，所不同的是在时位需要用反馈清零法组成一个24进制计数器。
3.4译码显示电路
译码显示是将计数器的状态直观地显示出来。
由于计数器输出的是一个8421BCD码，因此能够用4511显示译码器与2位共阴极数码管进行译码显示。
3.5校时电路
数字电子钟必须具有校时功能才有现实意义，因此对设计的电子钟加校时电路。
利用开关和或门电路达到校时功能，由于机械开关在工作时有时会产生抖动现象，造成校时错误，或者跳得比较多，或者比较快，因此应加去抖电路。
3.6报时电路
为增强数字电子钟的功能，有必要加上报时功能。
可利用蜂鸣器与组合逻辑电路，设计成到59分50秒开始响，到整点一共10秒时间内响5次，两秒响一次。
4具体设计步骤与方法。
4.1振荡器
振荡器是数字电子钟各位计数的基本时钟信号，要求产生的时钟信号必须频率稳定和精确。
根据石英晶体振荡器所具的特性，能够选用32768Hz的石英晶体振荡器来进行振荡电路设计。
电路中，有22p电容2个，32768Hz石英晶体振荡器1个，阻值较大的电阻1个。
图2晶体振荡器电路
4.2分频电路
由于2的15次方刚好是32768，因此将上述晶体振荡器产生振荡电路经过15次分频即可得到所需的1Hz时钟信号。
可是，由于芯片的限制，提供的芯片有CD4060，这是个14次分频器，还差一次分频，能够用D触发器实现。
综合上述，能够先用CD4060进行14次分频，将所得信号再用D触发器分频，即可得到频率为1Hz的时钟信号。
电路图如下。
图3分频电路
4.3计数器电路
4.3.1秒位60进制计数器
从晶体振荡电路所得的信号经过分频电路后得到频率为1Hz的时钟信号，能够把此1Hz的时钟信号作为秒位的时钟信号。
利用74LS90芯片采用反馈清零方法，设计成一个60进制计数器。
电路如图4。
图4为一个60进制计数器，由两部分组成，74LS90的CKB端与Q0端相接，构成一个十进制计数器。
利用高位Q3端作为十位的时钟信号，十位利用0110这个状态清零，组成一个六进制计数器。
这样，个位与十位组合而成的就是一个60进制计数器，CKA为时钟信号。
向分位的进位信号
图4秒位60进制计数器
4.3.2分位60进制计数器
分位利以秒位的进位信号作为时钟信号，也是组成一个60进制计数器，也由2片74LS90构成。
个位CKA端与Q0端相接，组成十进制计数器，十位利用个位Q3端作为时钟信号，而且利用0110状态清零，这样就组成一个60进制计数器，与秒位不同的只是分位的时钟信号是秒位的进位信号。
电路如图5。
图5分位60进制计数器
4.3.3时位计数器
时位的时钟信号是分位的进位信号，利用74LS90采用反馈清零方法组成24进制计数器。
个位是一个十进制计数器，用Q3端作为十位的时钟信号。
用十位的0010状态和个位的0100状态共同来对十位与个位清零。
电路如图6。
来自分位的进位信号
图6时位24进制计数器
4.4译码显示电路
译码显示电路是将各计数器计数情况直观地显示出来。
由于用74LS90设计的计数器输出是8421BCD码，因此能够用4511与2位共阴极数码管这个组合来实现译码显示功能。
采用4511显示译码器，该译码器是一个对8421BCD码译码输出高电平有效的译码器。
以秒位为例的译码显示电路如图7，分位，时位原理一样。
图7秒位显示译码电路
4.5校时电路
校时电路用于调节时间。
一个开关来实现此功能，由于机械开关在接通时会产生抖动现象，因此需要加一个去抖动电路，能够用4013芯片实现。
电路如图8。
图中，去机械开关抖动电路输出信号与秒位进位信号加一个或门，作为分位的时钟信号。
来自秒位的进位信号
分位时钟信号
图8去抖动校时电路
4.6报时电路
报时电路设计为蜂鸣器在59分50秒开始响，持续10秒，2秒响一次，响5次。
4.7完整电路
将振荡电路，分频电路，秒位，分位，时位计数器电路，显示译码电路，校时电路，报时电路，这些模块相连接，组成总的设计电路，即数字电子钟电路。
如图9所示。
图9数字电子钟电路
5调试
电路设计好之后需要经过调试确认电路可行性后，方可焊接电路。
调试顺序为：
振荡电路模块，分频电路模块，计数器模块，译码显示电路模块，校时模块，报时电路模块。
每个模块进行调试都确认无误后，即可把每个模块连接好，组成一个完整的数字电子钟。
根据Proteus软件对电路仿真后得出的结论是没有问题的，在一般情况下接线后不会有问题，可是前提是调试时接线不能接错。
6电路板焊接
首先应把芯片整体的排布有一个概念，尽量做到整齐，容易检查，走线，飞线简单。
注意各个芯片的接地端和电源端要焊好，不要出现虚焊等情况。
由于电路比较复杂，焊接完成后若然出现问题，需要重复检查，最终解决问题。
焊接是在电路板后面焊，因此管脚要注意。
7设计结果
这次设计成功，设计电路图过程比较快，焊接时由于电路比较复杂，走线，飞线比较多，第一次焊好之后出现问题，后来经过检查，发现问题，并及时解决，除校时电路去抖动功能有点缺陷外，最终数字电子钟基本成功完成。
8心得体会
升级会员 