南昌大学数字电路与逻辑设计试卷A(1)Word文件下载.doc

南昌大学数字电路与逻辑设计试卷A(1)Word文件下载.doc

《南昌大学数字电路与逻辑设计试卷A(1)Word文件下载.doc》由会员分享，可在线阅读，更多相关《南昌大学数字电路与逻辑设计试卷A(1)Word文件下载.doc（13页珍藏版）》请在冰豆网上搜索。

图1

A.或非门B.与非门C.异或门D.同或门

8．实现两个四位二进制数相乘的组合电路，应有（A）个输出函数。

A．8B.9C.10D.11

9．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D）。

A．JK=00B.JK=01C.JK=10D.JK=11

10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（B）个异或门。

A．2B.3C.4D.5

二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×

”,并在划线处改正。

每题2分，共10分）

1．原码和补码均可实现将减法运算转化为加法运算。

（）

2．逻辑函数则。

（X）

3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。

（）

4．并行加法器采用先行进位（并行进位）的目的是简化电路结构。

（X）

5.图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。

（X）

图2

三．多项选择题（从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分）

1．小数“0”的反码形式有（）。

A．0．0……0；

B．1．0……0；

C．0．1……1；

D．1．1……1

2．逻辑函数F=A⊕B和G=A⊙B满足关系（A）。

A.B.C.D.

3．若逻辑函数则F和G相“与”的结果是（B）。

A．B．1C．D．

4．设两输入或非门的输入为x和y，输出为z，当z为低电平时，有（ABC）。

A．x和y同为高电平；

B．x为高电平，y为低电平；

C．x为低电平，y为高电平；

D．x和y同为低电平.

5．组合逻辑电路的输出与输入的关系可用（ACD）描述。

A．真值表B.流程表

C．逻辑表达式D.状态图

四．函数化简题（10分）

1．用代数法求函数的最简“与-或”表达式。

（4分）

2．用卡诺图化简逻辑函数

F（A，B，C，D）＝∑m（2，3，9，11，12）+∑d（5，6，7，8，10，13）

求出最简“与-或”表达式和最简“或-与”表达式。

（6分）

五．设计一个将一位十进制数的余3码转换成二进制数的组合电路，电路框图如图3所示。

（15分）

图3

要求：

1．填写表1所示真值表；

表1

ABCD

WXYZ

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

1111

2．利用图4所示卡诺图，求出输出函数最简与-或表达式；

图4

3．画出用PLA实现给定功能的阵列逻辑图。

4．若采用PROM实现给定功能,要求PROM的容量为多大？

六、分析与设计（15分）

某同步时序逻辑电路如图5所示。

图5

（1）写出该电路激励函数和输出函数；

（2）填写表2所示次态真值表；

表2

输入

X

现态

Q2Q1

激励函数

J2K2J1K1

次态

Q2（n+1）Q1（n+1）

输出

Z

（3）填写表3所示电路状态表；

表3

次态Q2（n+1）Q1（n+1）

Q2Q1

X=0

X=1

00

01

10

11

（4）设各触发器的初态均为0，试画出图6中Q1、Q2和Z的输出波形。

图6

（5）改用T触发器作为存储元件，填写图7中激励函数T2、T1卡诺图，求出最简表达式。

图7

图8

七．分析与设计（15分）

某电平异步时序逻辑电路的结构框图

如图8所示。

图中：

1．根据给出的激励函数和输出函数表达式，填写表4所示流程表；

表4

二次状态

y2y1

激励状态Y2Y1/输出Z

x2x1=00

x2x1=01

x2x1=11

x2x1=10

00

01

11

10

2.判断以下结论是否正确，并说明理由。

①该电路中存在非临界竞争；

②该电路中存在临界竞争；

3．将所得流程表4中的00和01互换，填写出新的流程表5，试问新流程表对应的电路是否存在非临界竞争或临界竞争？

表5

八．分析与设计（15分）

某组合逻辑电路的芯片引脚图如图9所示。

图9

1．分析图9所示电路，写出输出函数F1、F2的逻辑表达式，并说明该电路功能。

2．假定用四路数据选择器实现图9所示电路的逻辑功能，请确定图10所示逻辑电路中各数据输入端的值，完善逻辑电路。

图10

3．假定用EPROM实现图9所示电路的逻辑功能，请画出阵列逻辑图。

《数字电路与逻辑设计》试卷A参考答案

1．B；

2．C；

3．D；

4．B；

5.A；

6．D；

7．D；

8．A；

9．D；

10．B。

1．反码和补码均可实现将减法运算转化为加法运算。

（×

）

（×

（∨）

4．并行加法器采用先行进位（并行进位）的目的是提高运算速度。

（×

5.图2所示是一个具有一条反馈回路的电平异步时序逻辑电路。

（×

1．AD；

2．ABD；

3．AC；

4．ABC；

5．AC。

1．代数化简（4分）

2．卡诺图化简（共6分）

最简“与-或”表达式为：

（3分）

最简“或-与”表达式为：

（3分）

五．设计（共15分）

表1真值表

dddd

2．利用卡诺图，求出输出函数最简与-或表达式如下：

3．画出用PLA实现给定功能的阵列逻辑图如下：

（5分）

4．若采用PROM实现给定功能,要求PROM的容量为：

（2分）

（3分）

（2）填写次态真值表；

（3分）

1

0101

1001

0110

1010

（3）填写如下所示电路状态表；

（3分）

（4）设各触发器的初态均为0，根据给定波形画出Q1、Q2和Z的输出波形。

（5）改用T触发器作为存储元件，填写激励函数T2、T1卡诺图，求出最简表达式。

最简表达式为：