本科毕业论文基于fpga的irigb码基带产生电路的设计与实现Word下载.docx
《本科毕业论文基于fpga的irigb码基带产生电路的设计与实现Word下载.docx》由会员分享，可在线阅读，更多相关《本科毕业论文基于fpga的irigb码基带产生电路的设计与实现Word下载.docx（41页珍藏版）》请在冰豆网上搜索。
电路工作结果准确，整体性能稳定，占用相对较少的资源，符合最初的设计要求。
关键词：
GPS；
FPGA；
IRIG-B码；
扩频通信
DesignandImplementationofIRIG-BCodebaseband
CircuitbasedonFPGA
Abstract
Themainpurposeofthispaperis
to
design
IRIG-B
codecircuitforthereceivedtimeinformation,thenimplementthedirectsequencespreadspectrum
andthe
DBPSKsignalmodulation
basedondigitalsignalprocessing.
Coding
circuitismainlyconstituted
bythe
time
receivingunit,
processing
unitandIRIG-B
encoder.
Andthetransmittingcircuit
ismainlycomposedof
baseband
processingunitandthe
bandprocessing
unit.
AllmodulesofthewholeprojectarecompletedwithVerilogHDLlanguage,
andthen
connectall
modulesofthesystem,
andfinallygotfunctionalsimulationthroughtheSignalTap
tool.
Alltheworkiscompletedon
Altera,
Cyclone
IIIEseriesFPGA
（fieldprogrammablegatearray）
chip.FirstlythepaperproposesanIRIG-BCodebasebandcircuitappliedtotimereceiving,processingandsendingbasedonFPGA.Andthendiscussesthetheoreticalbasisof
each
module
circuit
aswellasthe
detailedrealizationmethod.
Thecoding
partmainlyincludes
GPSmodule,
pre-processingmoduleand
IRIG-Bencoder,
andthesending
partincludesdifferentialencoder,
directsequencespreadspectrum
moduleand
BPSKmodule.
Allthemodules
aregiventhesimulationwaveforms,
andfinallycompiledanddownloadedtothe
Altera'
sDE0developmentboard
forsimulation.
Thesimulationresultsshowthat
the
systemworkscorrectly,
stableperformance,
occupiesrelativelylessresource,
fullymeetthedesignrequirements.
Keywords:
GPS;
FPGA;
IRIG-Bcode;
spreadspectrumcommunication
第一章绪论
1.1课题研究背景意义
随着现代导弹和航天事业的不断发展及其地位的与日俱增，导弹和航天试验地域更加广阔，甚至涉及到了全球和太空深处。
但是由于仅靠一台设备无法完成测控任务，所以需要多台系统与设备。
因此在试验中，要确保所有设备同步工作，得到精准、可靠的信息，就需要一个统一的时间参考系统[1]。
“时间统一系统”的概念因此被提了出来[2]。
在靶场，我们把为常规武器实验、航天器的发射以及测控系统等提供基准时间信号和基准频率脉冲信号的一套电子设备称为时间统一系统，简称“时统”。
即靶场时统系统是使整个靶场“同步”工作的基准时间，测控设备都要通过接收时统信号，来使自己的测量数据与其它设备协同工作。
时统系统主要有以下几个作用：
实现时统控制发射系统的自动点火，建立靶场统一的发射零点；
向发射控制器、测量控制器等提供时间基准、标准脉冲频率以及设备所需的控制信号；
校准各个测控站之间、国家授时台与不同测控站之间的时间及基准脉冲信号的同步。
此外，为了能够准确控制程序的中断系统，进行实时数据采集、控制处理、信号传输等，时统系统同时也向控制中心的指挥控制计算机提供标准时钟脉冲。
时间统一系统是提供标准时间信号和标准时钟脉冲的设备。
时间统一系统从最初的电子管、晶体管过渡到小规模集成电路以及如今的中规模、大规模集成电路。
早先的时统系统精度很低、结构庞大、而且使用起来复杂，而随着可编程逻辑和EDA技术的不断发展，时统设备的工作可靠性和稳定性也在不断的提高。
FPGA（FieldProgrammableGateArray）的快速发展，为时统技术的研发带来了新的生机，它对时统设备进行高度集成，从而实现时统设备大规模、高速度、低成本、低设计周期、电路简单、容易检测和高可靠性的目标。
因而成为时统设备快速发展的必然趋势[3]。
虽然时间统一系统是由于航天事业、导弹实验等的需要而得到快速发展的新兴工程学科，但随着科学技术的进步，时间同步的应用越来越广泛。
而作为一种很重要的时间同步传输方式，IRIG-B时间码以其良好的性能，成为备受青睐的时间统一设备标准时间码型[4]。
广泛的应用到现代通信、军事情报、天文探测、大地测量、地震探测、电调、导航等研究领域。
由于随着时间的变化，时钟振荡器会产生一定的漂移，因而需要标准的授时系统作校正修复。
目前广泛应用的有GPS（全球定位系统）和IRIG-B（美国靶场间仪器组），其中，GPS时钟采用的是世界协调时（UTC）[5]。
GPS卫星上装载着与UTC时间同步的氢钟或者铯原子，使之成为空间的一种标准时间。
这样，地面上的设备就可以通过接收GPS的时间信号来校准本地时钟，使之与GPS时钟同步，我们称这一过程为GPS授时[6，7]。
GPS卫星导航系统已经成为为设备提供年月日等日期信息、时间信息、地点等精准定位信息的系统。
而作为一种标准化的时间码，IRIG-B码每秒发送一个时帧脉冲和基准时钟，实现系统的时钟同步。
在测控系统中，时统信息既是各分系统工作的基础，还是子系统进行测控时计算射程以及其它一些复杂逻辑运算不可或缺的信息。
国内包括靶场测量、计算通信、气象探测、工业控制等很多领域的测试设备都采用IRIG-B时间码作为时间同步的标准。
B码是串行的时间格式码，可以分为直流（DC）码和交流（AC）码两种，在下文中将会具体介绍其相关概念以及编码原理。
本文介绍一种基于FPGA的IRIG-B标准的编码技术以及基带信号产生电路的设计与实现，由于电路的较高的集成性，所以与基于DSP和数字逻辑电路实现的编码方法相比，基于FPGA的设计在很大程度上降低了系统的设计难度，从而降低成本，提高B码的可靠性以及系统的灵活性。
1.2课题主要研究内容
本文用于设计实现一个基于FPGA的IRIG-B码基带产生电路，该电路采用FPGA作为控制逻辑，开发板自身的50M时钟作为标准时钟源，利用锁相环输出10000pps的信号，然后分频分别产生100pps和1pps两个信号作为IRIG-B编码模块的触发信号，完成B码编码。
在DC码的基础上，通过与伪随机序列模二加实现了IRIG-B码的数字调制，同时设计正弦载波调制输出电路。
整个电路的所有功能都由硬件逻辑实现，并采用VerilogHDL进行全数字电路设计。
其中，预处理功能模块，保证了B码的绝对时间准准。
现场运行结果以及软件仿真的结果观测表明，电路设计达到了预期目标，时间码产生精确可靠。
1.3国内外研究现状
中国的时间统一设备历经了一个从国外引进到工业化、从非标准到标准化的历程。
50年代末，国内第一代战略武器试验的要求，引入了第一套时统设备。
为满足不同型号战略设备试验的需求，在60年代到80年代，国内先后自行研制了多种型号的时统设备。
为满足我国航天试验和第二代战略武器的需要，从80年代中期起，我国借鉴国外的靶场经验，结合我国靶场的实际，开始组织标准化时统设备的研制与论证，并在80年代末研制出我国第一套标准化时统设备，并通过了样机鉴定。
我国载人航天工程以及武器战略的不断推行，对时统系统标准化提出了更加紧迫的要求。
为了实现时统设备的标准化，时统设备必须向接收设备发送标准化的时间信息。
参照前两套靶场时间统一系统的使用情况以及武器实验、载人航天技术的要求，时间信号标准化应满足的条件如下[4]:
（1）选用串行码，主要是为了简化用户接口终端与时统设备的接口；
（2）包含足够多的时间信息，导弹、航天实验需要有天、时、分、秒等时间信息；
（3）使用户接口终端能与时统设备保持高度时间同步的标准时间信号，如1pps信号；
（4）为满足距离较远的时统设备的接收设备的使用，应适合于远距离信道传输。
在当今社会，各个领域对于“时间统一系统”设备的要求越来越严格，利用分立元件或单片机等完成的传统的时统设备已不能满足人们的设计要求。
而随着可编程逻辑和EDA（ElectronicDesignAutomation）技术的发展，时统设备的工作可靠性和稳定性都在不断的提高。
一般来说，可以将专用集成电路分为掩膜和现场可编程两大类的制作方式。
目前，业界在ASIC的制作中大量使用可编程逻辑器件PLD、复杂可编程逻辑器件CPLD（ComplexprogrammableLogicDevice）以及现场可编程门阵列FPGA（FieldProgrammableGatesArray）。
如今，可编程逻辑器件已发展成实现数字ASIC的一条捷径。
从某种角度来说，FPGA的快速发展为时间统一技术的注入了新的生机，且在数字设计中起到了十分重要的作用。
与ASIC相比，FPGA的实时性得到了改善，同时还具有电路简单、成本低、开发费用低、设计周期短、速度快
升级会员 