东师《数字电路与数字逻辑》20春在线作业2答案16Word文档格式.docx
《东师《数字电路与数字逻辑》20春在线作业2答案16Word文档格式.docx》由会员分享，可在线阅读，更多相关《东师《数字电路与数字逻辑》20春在线作业2答案16Word文档格式.docx（15页珍藏版）》请在冰豆网上搜索。
.010*********
11100011.000101001011
11101010.110010110101
C
（单选题）3:
一个容量为1K*8的存储器有（）个存储单元
8
8K#8000
8192
B
（单选题）4:
数模转换器是（）
把数字信号转换为模拟信号的器件
把数字信号转换为数字信号的器件
把模拟信号转换为数字信号的器件
把模拟信号转换为模拟信号的器件
（单选题）5:
所谓对偶规则，是指当某个逻辑恒等式成立时，则其对偶式（）。
不成立
可能成立
不确定
成立
D
（单选题）6:
随机存储器具有（）功能
读/写
无读/写
只读
只写
（单选题）7:
随机存储器RAM中的内容,当电源断掉后又接通,存储器中的内容（）
全部改变
全部为0
不可预料
保持不变
（单选题）8:
PLA的中文全称是（）
通用阵列逻辑
现场可编程门阵列
可编程逻辑阵列
可编程阵列逻辑
（单选题）9:
多谐振荡器有（）
两个稳态
一个稳态，两个暂稳态
一个稳态，一个暂稳态
两个暂稳态
（单选题）10:
时序逻辑电路必不可少的部分是（）
存储电路
组合电路#内部电路
输入端
（多选题）11:
施密特触发器的特点是（）
有两个稳定状态
有一个稳定状态
电路状态的翻转是用电位触发
电路状态的翻转是用信号触发
A,C
（多选题）12:
具有以下（）逻辑功能的触发器为T触发器。
当控制信号T=1时每来一个CP信号它的状态就翻转一次
当T=0时，触发器的状态保持不变
当控制信号T=0时每来一个CP信号它的状态就翻转一次
当T=1时，触发器的状态保持不变
A,B
（多选题）13:
ispEXPERT设计输入可采用（）
原理图
硬件描述语言
功能模拟
混合输入
A,B,D
（多选题）14:
同步时序逻辑电路的输入信号可以是（）。
模拟信号
电平信号
脉冲信号
时钟脉冲信号
B,C,D
（多选题）15:
基本RS触发器用两个输入端分别加有效信号（在这里低电平有效）可使触发器直接（）。
置0
置1
置-1
（多选题）16:
寄存器按照功能不同,可分为以下哪两类（）
计数器
基本寄存器
移位寄存器
数码寄存器
B,C
（多选题）17:
今天的计算机主要应用的数制系统（）。
十进制
二进制
八进制
十六进制
A,B,C,D
（多选题）18:
动态MOSRAM的优点是（）
单元电路结构简单
单片集成度高
功耗比静态MOSRAM低
不需要刷新和再生操作
A,B,C
（多选题）19:
使用和存储二进制数的格式：
（）。
无符号数
有符号数
二进制数
（多选题）20:
为了揭示时序电路的内在时序关系，常用的方法有（）
方程法
状态表/状态转换表
状态图/状态转换图
时序图方法
（判断题）21:
计数器的模是指对输入的计数脉冲的个数。
错误
正确
（判断题）22:
FPGA是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
（判断题）23:
采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽tW。
（判断题）24:
FPGA有多种配置模式，外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程
（判断题）25:
因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
（判断题）26:
通用阵列逻辑（GAL）器件是一种可用电擦除的,但是不可重复编程的高速PLD
（判断题）27:
逻辑变量的取值，１比０大。
（判断题）28:
环形计数器如果不作自启动修改，则总有孤立状态存在
（判断题）29:
FPGA是ASIC电路中设计周期最长、开发费用最高、风险最小的器件之一
（判断题）30:
计数器的模是指构成计数器的触发器的个数。
（判断题）31:
同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻
（判断题）32:
随机存储器是一种只能读出，不能写入的存储器
（判断题）33:
施密特触发器可用于将三角波变换成正弦波。
（判断题）34:
A+BC=（A+B）（A+C）。
（判断题）35:
一位十六进制数可以用4位二进制数来表示。
（判断题）36:
当逻辑函数有n个变量时，共有2n个变量取值组合。
（判断题）37:
将二进制数1101101110转换为十六进制数是36E。
（判断题）38:
同步时序电路由组合电路和存储器两部分组成
（判断题）39:
主从JK触发器,边沿JK触发器和同步JK触发器的逻辑功能完全相同
（判断题）40:
根据输出信号的特点，可以把时序逻辑电路分为Mealy型和Moore型
采用不可重触发单稳态触发器
升级会员 