武汉理工组成原理实验报告文档格式.doc
《武汉理工组成原理实验报告文档格式.doc》由会员分享,可在线阅读,更多相关《武汉理工组成原理实验报告文档格式.doc(37页珍藏版)》请在冰豆网上搜索。
![武汉理工组成原理实验报告文档格式.doc](https://file1.bdocx.com/fileroot1/2022-10/2/b614508f-1014-4c22-a516-77a41ee4112f/b614508f-1014-4c22-a516-77a41ee4112f1.gif)
学期
实验课程名称:
_计算机组成原理
实验项目名称
运算器
实验成绩
实验者
专业班级
组别
同组者
实验日期
2015年5月30日
第一部分:
实验预习报告(包括实验目的、意义,实验基本原理与方法,主要仪器设备及耗材,实验方案与技术路线等)
1.实验目的
(1)了解运算器的组成结构。
(2)掌握运算器的工作原理。
2.实验设备
PC机一台,TD-CMA实验系统一套。
3.实验原理
本实验的原理如图1-1-1所示。
运算器内部含有三个独立运算部件,分别为算术、逻辑和移位运算部件,要处理的数据存
于暂存器A和暂存器B,三个部件同时接受来自A和B的数据(有些处理器体系结构把移位运
算器放于算术和逻辑运算部件之前,ARM)各部件对操作数进行何种运算由控制信号S3…S0如,
和CN来决定,任何时候,多路选择开关只选择三部件中一个部件的结果作为ALU的输出。
如
果是影响进位的运算,还将置进位标志FC,在运算结果输出前,置ALU零标志。
ALU中所有
模块集成在一片CPLD中。
逻辑运算部件由逻辑门构成,较为简单,而后面又有专门的算术运算部件设计实验,在此
对这两个部件不再赘述。
移位运算采用的是桶形移位器,一般采用交叉开关矩阵来实现,交叉
开关的原理如图1-1-2所示。
图中显示的是一个4X4的矩阵(系统中是一个8X8的矩阵)。
每一
个输入都通过开关与一个输出相连,把沿对角线的开关导通,就可实现移位功能,即:
(1)对于逻辑左移或逻辑右移功能,将一条对角线的开关导通,这将所有的输入位与所使用
的输出分别相连,而没有同任何输入相连的则输出连接0。
(2)对于循环右移功能,右移对角线同互补的左移对角线一起激活。
例如,在4位矩阵中使
用‘右1’和‘左3’对角线来实现右循环1位。
(3)对于未连接的输出位,移位时使用符号扩展或是0填充,具体由相应的指令控制。
使用
另外的逻辑进行移位总量译码和符号判别。
1-1-1运算器原理图
运算器部件由一片CPLD实现。
ALU的输入和输出通过三态门74LS245连到CPU内总线
上,另外还有指示灯标明进位标志FC和零标志FZ。
请注意:
实验箱上凡丝印标注有马蹄形标记,表示这两根排针之间是连通的。
图中除T4和CLR,其余信号均来自于ALU单元的排线座,实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4,CLR都连接至CON单元的CLR按钮。
由时序单元的TS4提供T4(时序单元的介绍见附录二),其余控制信号均由CON单元的二进制数据开关模拟给出。
控制信号中除T4为脉冲信号外,其余均为电平信号,其中ALU_B为低有效,其余为高有效。
图1-1-2交叉开关桶形移位器原理图
暂存器A和暂存器B的数据能在LED灯上实时显示,原理如图1-1-3所示(以A0为例,
其它相同)。
进位标志FC、零标志FZ和数据总线D7…D0的显示原理也是如此。
图1-1-3A0显示原理图
ALU和外围电路的连接如图1-1-4所示,图中的小方框代表排针座。
运算器的逻辑功能表如表1-1-1所示,其中S3S2S1S0CN为控制信号,FC为进位标志,
FZ为运算器零标志,表中功能栏内的FC、FZ表示当前运算会影响到该标志。
图1-1-4ALU和外围电路连接原理图
表1-1-1运算器逻辑功能表
运算类型
S3S2S1S0
CN
功能
逻辑运算
0000
X
F=A(直通)
0001
F=B(直通)
0010
F=AB(FZ)
0011
F=A+B(FZ)
0100
F=/A(FZ)
移位运算
0101
F=A不带进位循环右移B(取低3位)位(FZ)
0110
F=A逻辑右移一位(FZ)
1
F=A带进位循环右移一位(FC,FZ)
0111
F=A逻辑左移一位(FZ)
F=A带进位循环左移一位(FC,FZ)
算术运算
1000
置FC=CN(FC)
1001
F=A加B(FC,FZ)
1010
F=A加B加FC(FC,FZ)
1011
F=A减B(FC,FZ)
1100
F=A减1(FC,FZ)
1101
F=A加1(FC,FZ)
1110
(保留)
1111
*表中“X”为任意态,下同
第二部分:
实验过程记录(可加页)(包括实验原始数据记录,实验现象记录,实验过程发现的问题等)
1.实验步骤:
(1)按图1-1-5连接实验电路,并检查无误。
图中将用户需要连接的信号用圆圈标明(其它实验相同)。
图1-1-5实验接线图
(2)将时序与操作台单元的开关KK2置为‘单拍’档,开关KK1、KK3置为‘运行’档。
(3)打开电源开关,如果听到有‘嘀’报警声,说明有总线竞争现象,应立即关闭电源,重新检查接线,直到错误排除。
然后按动CON单元的CLR按钮,将运算器的A、B和FC、FZ清零。
(4)用输入开关向暂存器A置数。
①拨动CON单元的SD27…SD20数据开关,形成二进制数01100101(或其它数值),数据显
示亮为‘1’,灭为‘0’。
②置LDA=1,LDB=0,连续按动时序单元的ST按钮,产生一个T4上沿,则将二进制数
01100101置入暂存器A中,暂存器A的值通过ALU单元的A7…A0八位LED灯显示。
(5)用输入开关向暂存器B置数。
①拨动CON单元的SD27…SD20数据开关,形成二进制数10100111(或其它数值)。
②置LDA=0,LDB=1,连续按动时序单元的ST按钮,产生一个T4上沿,则将二进制数10100111置入暂存器B中,暂存器B的值通过ALU单元的B7…B0八位LED灯显示。
(6)改变运算器的功能设置,观察运算器的输出。
ALU_B=0、置LDA=0、LDB=0,然后按表1-1-1
置S3、S2、S1、S0和Cn的数值,并观察数据总线LED显示灯显示的结果。
如置S3、S2、S1、S0为0010,运算器作逻辑与运算,置S3、S2、S1、S0为1001,运算器作加法运算。
如果实验箱和PC联机操作,则可通过软件中的数据通路图来观测实验结果(软件使用说明请看附录一),方法是:
打开软件,选择联机软件的“【实验】—【运算器实验】,打开运算器”实验的数据通路图,如图1-1-6所示。
进行上面的手动操作,每按动一次ST按钮,数据通路图会有数据的流动,反映当前运算器所做的操作,或在软件中选择“【调试】—【单节拍】”,其作用相当于将时序单元的状态开关KK2置为‘单拍’档后按动了一次ST按钮,数据通路图也会反映当前运算器所做的操作。
重复上述操作,并完成表1-1-2。
然后改变A、B的值,验证FC、FZ的锁存功能。
图1-1-6数据通路图
2.实验结果
A
B
理论结果
实验结果
65
A7
F=(65)FC=(0)FZ=(0)
F=(A7)FC=(0)FZ=(0)
F=(25)FC=(0)FZ=(0)
F=(D7)FC=(0)FZ=(0)
F=(9A)FC=(0)FZ=(0)
F=(CA)FC=(0)FZ=(0)
F=(CA)FC=(0)FZ=(0)
F=(32)FC=(0)FZ=(0)
F=(B2)FC=
(1)FZ=(0)
F=(0C)FC=
(1)FZ=(0)
F=(0D)FC=
(1)FZ=(0)
F=(BE)FC=
(1)FZ=(0)
F=(64)FC=(0)FZ=(0)
F=(66)FC=(0)FZ=(0)
第三部分结果与讨论(可加页)
一、实验结果分析(包括数据处理、实验现象分析、影响因素讨论、综合分析和结论等)
1、数据处理:
实验结果与理论结果相同,实验正确。
2、实验现象分析:
输入A、B后,通过改变S3S2S1S0和CN的值进行不同的运算,通过观察输出的结果与理论结果进行比较得出结论。
3、影响因素讨论:
影响因素有接线是否正确,进制转换是否正确,读数是否正确。
二、小结、建议及体会
本次实验是计算机组成原理的第一次实验,实验内容是完成一个运算器的各种操作。
通过对