数电试题不含答案.docx
《数电试题不含答案.docx》由会员分享，可在线阅读，更多相关《数电试题不含答案.docx（12页珍藏版）》请在冰豆网上搜索。
数电试题不含答案
徐州工程学院试卷
—学年第学期课程名称数字电子技术
试卷类型A考试形式闭卷考试时间100分钟
命题人年月日使用班级
教研室主任年月日教学院长年月日
姓名班级 学号
题号
一
二
三
四
五
六
七
八
总分
总分
20
20
15
15
30
100
得分
一、选择题（共10小题，每题2分，共计20分）
1.已知逻辑变量A、B、F的波形图如下图所示，F与A、B的逻辑关系是（）。
A.F=ABB.
C.F=A⊙BD.F=A+B
2.在利用卡诺图进行逻辑表达式化简时，8个最小项合并成一项时可以消去几个变量（）。
A.8个B.2个C.3个D.n个
3.下面四个选项中，错误的是（）。
A.
B.A+AB=1
C.
D.
4.在何种输入情况下，“与非”运算的结果是逻辑0。
（）
A．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1
5.下图是由分立的半导体二极管以及电阻组成的一个门电路，它实现是哪一种门电路（）。
A.与门B.或门C.非门D.同或门
6.在下列逻辑电路中，不属于组合逻辑电路的是（）。
A.译码器B.编码器C.全加器D.计数器
7.数据选择器的功能是（）。
A.将一路输入送至多路输出
B.将输入二进制代码转换为特定信息输出
C.从多路输入选择一路输出
D.考虑低位进位的加法
8.在时钟脉冲操作下，凡是具有置0、置1功能的电路，都叫做（）。
A.JK型触发器B.D型触发器C.T型触发器D.T’型触发器
9.要实现
JK触发器的J、K取值应为（）。
A．J=0，K=0B.J=0，K=1C.J=1，K=0D.J=1，K=1
10.模为64的二进制计数器，它由（）个触发器构成。
A.64B.6C.8D.32
二、填空题（共10小题，每题2分，共计20分）
1.数字信号的0和1常采用高低电平表示，如果采用正逻辑，则用表示1，用表示0。
2.十进制数（56）10转换为二进制数为_________，它的8421BCD码为________________。
3.对于n个变量，构成最小项的个数为________个，标准与或表达式的每一个乘积项是由组成。
4.三态门具有三个输出状态，分别是高、低电平和状态；单稳态触发器有稳态和二种状态。
5.对于二进制译码器，如果输入变量的个数是4个，则输出变量的个数是；对于数据选择器，如果输入信号是8个，则地址选择控制信号的个数是。
6.加法器分为半加器和全加器，其中半加器的半加和
和半加进位
的表达式分别是和。
7.触发器接收输入信号之前的状态叫做，用
表示。
触发器接收输入信号之后的状态叫做，用
表示。
8.边沿JK触发器的特性方程是，边沿D触发器的特性方式是。
9.JK型时钟触发器具有四种功能，分别是保持、、、翻转。
10.按照计数时是递增还是递减分，计数器可分为计数器、计数器和可逆计数器。
三、证明、化简题（共3小题，每题5分，共计15分）
1.证明：
。
2.用图形法将下列函数化简成为最简与或式：
Y（A,B,C,D）＝Σm（0，1，8，9，10，11）。
3.用图形法将下列函数化简成为最简与或式：
Y（A,B,C,D）=∑m（2,4,6,8）+∑d（10,11,12,13,14,15）（∑d为约束项之和）。
四、分析题（共3小题，每题5分，共计15分）
1.
设主从JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、K的波形图如下图，画出输出Q的波形图。
2.分析下图所示的时序逻辑电路：
要求：
①写出电路的驱动方程；
②写出电路的状态方程；
③写出电路的输出方程。
3.分析下图所示电路，画出其状态图，并指出是几进制计数器。
（其中74LS163是十六进制计数器，它具有同步置数和同步清零功能。
）
五、设计题（共3小题，每题10分，共计30分）
1.用与非门设计一个组合逻辑电路，其输入是4位二进制数，当该数大于9（10）时输出为1，否则输出为0。
要求：
①写出真值表；
②画出卡诺图；
③画出组合逻辑电路。
2.用集成二进制译码器（74LS138，集成3线：
8线译码器，芯片的逻辑功能示意图如下图所示）和与非门实现
逻辑函数，选择合适的电路，画出连线图。
3.利用74LS161（芯片的逻辑功能示意图如下图所示）的异步清零功能实现一个十进制计数器，画出连线图。
（其中74LS161是十六进制计数器，它具有同步置数和异步清零功能。
）
徐州工程学院试卷
—学年第学期课程名称数字电子技术
试卷类型B考试形式闭卷考试时间100分钟
命题人年月日使用班级
教研室主任年月日教学院长年月日
姓名班级 学号
题号
一
二
三
四
五
六
七
八
总分
总分
20
20
15
15
30
100
得分
一、选择题（共10小题，每题2分，共计20分）
1.下面四个选项中错误的是（）。
A.
B.
C.
D.A+1=1
2.A+BC=（）。
A.A+BB.A+CC.（A+B）（A+C）D.B+C
3.下图是由分立的半导体二极管以及电阻组成的一个门电路，它实现是哪一种门电路（）。
A.与门B.或门C.非门D.同或门
4.数据选择器的功能是（）。
A.将一路输入送至多路输出
B.将输入二进制代码转换为特定信息输出
C.从多路输入选择一路输出
D.考虑低位进位的加法
5.在下列逻辑电路中，不属于时序逻辑电路的是（）。
A.寄存器B.脉冲发生器C.数据选择器D.计数器
6.时序逻辑电路中一定含有（）。
A.触发器B.组合逻辑电路C.计数器D.译码器
7.凡是每来一个时钟脉冲就翻转一次的电路，都叫做（）。
A.JK型触发器B.D型触发器C.T型触发器D.T’型触发器
8.要实现
JK触发器的J、K取值应为（）。
A.J=0，K=0B.J=0，K=1C.J=1，K=0D.J=1，K=1
9.一个五进制计数器与一个六进制计数器串联可得到（）进制计数器。
A.6B.5C.9D.30
10.由n个触发器构成的计数器，可得到的最大计数长度为（）。
A.nB.2nC.n2D.2n
二、填空题（共10小题，每题2分，共计20分）
1.十进制数（66）10转换为二进制数为_________，它的8421BCD码为________________。
2.对于二进制译码器，如果输入变量的个数是n个，则输出变量的个数是；对于数据选择器，如果输入信号是
个，则地址选择控制信号的个数是。
3.按照电路结构和工作特点不同，将触发器分为基本触发器、和触发器。
4.在时钟脉冲操作下，根据输入信号T取值的不同，凡是具有和功能的电路，都称为T型时钟触发器。
5.上升沿触发的D触发器，其次态仅取决于时钟信号CLK沿到达时的状态。
6.同步RS触发器的特性方程为Qn+1=；约束方程为。
7.时序逻辑电路按电路中触发器状态变化是否同步可分为：
和时序电路。
8.按照数的进制分，计数器可以分为计数器、计数器和N进制计数器。
9.两片中规模集成电路10进制计数器串联后，最大计数容量为。
一片10进制计数器和一片6进制计数器串联后，最大计数容量为。
10.描述矩形脉冲波形的主要参数有、、脉冲宽度、上升时间、下降时间等。
三、证明、化简题（共3小题，每题5分，共计15分）
4.用公式法将Y=（A+AB+ABC）（A+B+C）函数化简成为最简与或式。
5.用卡诺图化简法将下式化简为最简与或函数式
。
6.用图形法将下列函数化简成为最简与或式：
Y（A,B,C,D）=∑m（0,1,2,3,4,7,15）+∑d（8,9,10,11,12,13）（∑d为约束项之和）。
四、分析题（共3小题，每题5分，共计15分）
1.组合逻辑电路如下图所示，试写出输出Y的表达式，并列出真值表。
2.在图中所示的CC4013边沿D触发器中，已知CP、D、SD、RD的波形，试画出Q、
的波形。
3.下图是施密特触发器，估算在下列条件下电路的
、
、
：
①
=12伏、
端通过0.01
F电容接地；
②
=12伏、
端接5伏电源。
五、设计题（共3小题，每题10分，共计30分）
1.用数据选择器74LS153（芯片的逻辑功能示意图如下图所示，是4选1的数据选择器）实现
逻辑函数。
2.设计一个时序逻辑电路，实现如下图所示的状态图，要求使用JK触发器。
3.利用74LS163（芯片的逻辑功能示意图如下图所示）的同步置数功能实现一个十二进制计数器，画出连线图。
（其中74LS163是十六进制计数器，它具有同步置数和同步清零功能。
）
升级会员 