数电试题不含答案.docx

1、数电试题不含答案徐州工程学院试卷 学年第 学期 课程名称 数字电子技术 试卷类型 A 考试形式 闭卷 考试时间 100 分钟 命 题 人 年 月 日 使用班级 教研室主任 年 月 日 教学院长 年 月 日姓 名 班 级 学 号 题号一二三四五六七八总分总分2020151530100得分一、选择题（共 10 小题，每题 2 分，共计 20 分）1. 已知逻辑变量A、B、F的波形图如下图所示，F与A、B的逻辑关系是( )。A. F=AB B. C. F=AB D. F=A+B2. 在利用卡诺图进行逻辑表达式化简时，8个最小项合并成一项时可以消去几个变量( )。A.8个 B.2个 C.3个 D.n个

2、3. 下面四个选项中，错误的是( )。A. B. A+AB=1 C. D. 4. 在何种输入情况下，“与非”运算的结果是逻辑0。( )A全部输入是0 B. 任一输入是0 C. 仅一输入是0 D. 全部输入是15. 下图是由分立的半导体二极管以及电阻组成的一个门电路，它实现是哪一种门电路( )。A. 与门 B. 或门 C. 非门 D. 同或门 6. 在下列逻辑电路中，不属于组合逻辑电路的是( )。A. 译码器 B. 编码器 C. 全加器 D. 计数器7. 数据选择器的功能是( )。A. 将一路输入送至多路输出B. 将输入二进制代码转换为特定信息输出C. 从多路输入选择一路输出D. 考虑低位进位的

3、加法8. 在时钟脉冲操作下，凡是具有置0、置1功能的电路，都叫做（ ）。A. JK型触发器 B. D型触发器 C. T型触发器 D. T型触发器9. 要实现,JK 触发器的J、K取值应为( )。AJ=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=110. 模为64的二进制计数器，它由( )个触发器构成。A. 64 B. 6 C. 8 D. 32二、填空题（共 10 小题，每题 2 分，共计 20 分）1. 数字信号的0和1常采用高低电平表示，如果采用正逻辑，则用 表示1，用 表示0。2. 十进制数(56)10转换为二进制数为_，它的8421BCD码为_。3. 对于n

4、个变量，构成最小项的个数为_个，标准与或表达式的每一个乘积项是由 组成。4. 三态门具有三个输出状态，分别是高、低电平和 状态；单稳态触发器有稳态和 二种状态。5. 对于二进制译码器，如果输入变量的个数是4个，则输出变量的个数是 ；对于数据选择器，如果输入信号是8个，则地址选择控制信号的个数是 。6. 加法器分为半加器和全加器，其中半加器的半加和和半加进位的表达式分别是 和 。7. 触发器接收输入信号之前的状态叫做 ，用表示。触发器接收输入信号之后的状态叫做 ，用表示。8. 边沿JK触发器的特性方程是 ，边沿D触发器的特性方式是 。9. JK型时钟触发器具有四种功能，分别是保持、 、 、翻转。

5、10. 按照计数时是递增还是递减分，计数器可分为 计数器、 计数器和可逆计数器。三、证明、化简题（共 3 小题，每题 5 分，共计 15 分）1. 证明：。2. 用图形法将下列函数化简成为最简与或式：Y（A,B,C,D）m（0，1，8，9，10，11）。3. 用图形法将下列函数化简成为最简与或式： Y(A,B,C,D)=m(2,4,6,8)+ d(10,11,12,13,14,15)（d为约束项之和）。四、分析题（共 3 小题，每题 5 分，共计 15 分）1. 设主从JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、K的波形图如下图，画出输出Q的波形图。2. 分析

6、下图所示的时序逻辑电路：要求：写出电路的驱动方程；写出电路的状态方程；写出电路的输出方程。3. 分析下图所示电路，画出其状态图，并指出是几进制计数器。（其中74LS163是十六进制计数器，它具有同步置数和同步清零功能。）五、设计题（共 3 小题，每题 10 分，共计 30 分）1. 用与非门设计一个组合逻辑电路，其输入是4位二进制数，当该数大于9（10）时输出为1，否则输出为0。要求：写出真值表；画出卡诺图；画出组合逻辑电路。2. 用集成二进制译码器（74LS138，集成3线：8线译码器，芯片的逻辑功能示意图如下图所示）和与非门实现逻辑函数，选择合适的电路，画出连线图。3. 利用74LS161

7、（芯片的逻辑功能示意图如下图所示）的异步清零功能实现一个十进制计数器，画出连线图。（其中74LS161是十六进制计数器，它具有同步置数和异步清零功能。）徐州工程学院试卷 学年第 学期 课程名称 数字电子技术 试卷类型 B 考试形式 闭卷 考试时间 100 分钟 命 题 人 年 月 日 使用班级 教研室主任 年 月 日 教学院长 年 月 日姓 名 班 级 学 号 题号一二三四五六七八总分总分2020151530100得分一、选择题（共 10 小题，每题 2 分，共计 20 分）1. 下面四个选项中错误的是（ ）。A. B. C. D. A+1=1 2. A+BC=( )。A .A+B B.A+C

8、 C.(A+B)(A+C) D.B+C3. 下图是由分立的半导体二极管以及电阻组成的一个门电路，它实现是哪一种门电路( )。A. 与门 B. 或门 C. 非门 D. 同或门 4. 数据选择器的功能是( )。A.将一路输入送至多路输出B.将输入二进制代码转换为特定信息输出C.从多路输入选择一路输出D.考虑低位进位的加法5. 在下列逻辑电路中，不属于时序逻辑电路的是( )。A.寄存器 B.脉冲发生器 C.数据选择器 D.计数器6. 时序逻辑电路中一定含有( )。A. 触发器 B. 组合逻辑电路 C. 计数器 D. 译码器7. 凡是每来一个时钟脉冲就翻转一次的电路，都叫做（ ）。A. JK型触发器

9、B. D型触发器 C. T型触发器 D.T型触发器8. 要实现,JK 触发器的J、K取值应为( )。A. J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=19. 一个五进制计数器与一个六进制计数器串联可得到( )进制计数器。A.6 B.5 C.9 D.30 10. 由n个触发器构成的计数器，可得到的最大计数长度为( )。A.n B.2n C.n2 D.2n二、填空题（共 10 小题，每题 2 分，共计 20 分）1. 十进制数(66)10转换为二进制数为_，它的8421BCD码为_。2. 对于二进制译码器，如果输入变量的个数是n个，则输出变量的个数是 ；对于数据选

10、择器，如果输入信号是个，则地址选择控制信号的个数是 。3. 按照电路结构和工作特点不同，将触发器分为基本触发器、 和 触发器。4. 在时钟脉冲操作下，根据输入信号T取值的不同，凡是具有 和 功能的电路，都称为T型时钟触发器。5. 上升沿触发的D触发器，其次态仅取决于时钟信号CLK 沿到达时 的状态。6. 同步RS触发器的特性方程为Qn+1= ；约束方程为 。7. 时序逻辑电路按电路中触发器状态变化是否同步可分为： 和 时序电路。8. 按照数的进制分，计数器可以分为 计数器、 计数器和N进制计数器。9. 两片中规模集成电路10进制计数器串联后，最大计数容量为 。一片10进制计数器和一片6进制计数

11、器串联后，最大计数容量为 。10. 描述矩形脉冲波形的主要参数有 、 、脉冲宽度、上升时间、下降时间等。三、证明、化简题（共 3 小题，每题 5 分，共计 15 分）4. 用公式法将Y=（A+AB+ABC）(A+B+C)函数化简成为最简与或式。5. 用卡诺图化简法将下式化简为最简与或函数式。6. 用图形法将下列函数化简成为最简与或式： Y(A,B,C,D)=m(0,1,2,3,4,7,15)+ d(8,9,10,11,12,13)（d为约束项之和）。四、分析题（共 3 小题，每题 5 分，共计 15 分）1. 组合逻辑电路如下图所示，试写出输出Y的表达式，并列出真值表。 2. 在图中所示的CC4013 边沿D触发器中，已知CP、D、SD、RD的波形，试画出Q、的波形。3. 下图是施密特触发器，估算在下列条件下电路的、：=12伏、端通过0.01F电容接地；=12伏、端接5伏电源。五、设计题（共 3 小题，每题 10 分，共计 30 分）1. 用数据选择器74LS153（芯片的逻辑功能示意图如下图所示，是4选1的数据选择器）实现逻辑函数。2. 设计一个时序逻辑电路，实现如下图所示的状态图，要求使用JK触发器。3. 利用74LS163（芯片的逻辑功能示意图如下图所示）的同步置数功能实现一个十二进制计数器，画出连线图。（其中74LS163是十六进制计数器，它具有同步置数和同步清零功能。）