数字钟课程设计样本.docx

数字钟课程设计样本.docx

《数字钟课程设计样本.docx》由会员分享，可在线阅读，更多相关《数字钟课程设计样本.docx（14页珍藏版）》请在冰豆网上搜索。

数字钟课程设计样本

一设计环节与办法

⑴晶体振荡器电路

　　晶体振荡器电路给数字钟提供一种频率稳定精确32768Hz方波信号，可保证数字钟走时精确及稳定。

不论是指针式电子钟还是数字显示电子钟都使用了晶体振荡器电路。

　　⑵分频器电路

　　分频器电路将32768Hz高频方波信号经32768（）次分频后得到1Hz方波信号供秒计数器进行计数。

分频器事实上也就是计数器。

　　⑶时间计数器电路

　　时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而依照设计规定，时个位和时十位计数器为12进制计数器。

　　⑷译码驱动电路

　　译码驱动电路将计数器输出8421BCD码转换为数码管需要逻辑状态，并且为保证数码管正常工作提供足够工作电流。

　　⑸数码管

数码管普通有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供为LED数码管。

二数字钟构成及基本工作原理

数字钟事实上是一种对原则频率（1HZ）进行计数计数电路。

数字钟由振荡器电路、计时电路、校时电路、译码显示电路、报时电路五某些构成。

1、振荡器电路常使用石英晶体振荡器电路或多谐振荡器。

2、振荡器产生1Hz方波信号，计数器可秒、分、时计数。

3、数字钟整点报时，声响为四低一高，最后一响整点报时。

图2-1数字钟构成框图

三数字钟工作原理

（1）晶体振荡器电路

晶体振荡器是构成数字式时钟核心，它保证了时钟走时精确及稳定。

图3-2所示电路通过CMOS非门构成输出为方波数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出近似于正弦波波形转换为较抱负方波。

输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门功能近似于一种高增益反相放大器。

电容C1、C2与晶体构成一种谐振型网络，完毕对振荡频率控制功能，同步提供了一种180度相移，从而和非门构成一种正反馈网络，实现了振荡器功能。

由于晶体具备较高频率稳定性及精确性，从而保证了输出频率稳定和精确。

　　晶体XTAL频率选为32768HZ。

该元件专为数字钟电路而设计，其频率较低，有助于减少分频器级数。

　　从关于手册中，可查得C1、C2均为30pF。

当规定频率精确度和稳定度更高时，还可接入校正电容并采用温度补偿办法。

　　由于CMOS电路输入阻抗极高，因而反馈电阻R1可选为10MΩ。

较高反馈电阻有助于提高振荡频率稳定性。

　　非门电路可选74HC00。

（2）分频器电路

　　普通，数字钟晶体振荡器输出频率较高，为了得到1Hz秒信号输入，需要对振荡器输出信号进行分频。

　　普通实现分频器电路是计数器电路，普通采用多级2进制计数器来实现。

例如，将32768Hz振荡信号分频为1HZ分频倍数为32768（215），即实现该分频功能计数器相称于15极2进制计数器。

惯用2进制计数器有74HC393等。

　　本实验中采用CD4060来构成分频电路。

CD4060在数字集成电路中可实现分频次数最高，并且CD4060还包括振荡电路所需非门，使用更为以便。

　　CD4060计数为14级2进制计数器，可以将32768HZ信号分频为2HZ，其内部框图如图3-3所示，从图中可以看出，CD4060时钟输入端两个串接非门，因而可以直接实现振荡和分频功能。

　　（3）时间计数单元

　　时间计数单元有时计数、分计数和秒计数等几种某些。

　　时计数单元普通为12进制计数器计数器，其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。

　　普通采用10进制计数器74HC390来实现时间计数单元计数功能。

为减少器件使用数量，可选74HC390，其内部逻辑框图如图　2.3所示。

该器件为双2—5-10异步计数器，并且每一计数器均提供一种异步清零端（高电平有效）.

　　秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可。

CPA（下降没效）与1HZ秒输入信号相连，Q3可作为向上进位信号与十位计数单元CPA相连。

　　秒十位计数单元为6进制计数器，需要进制转换。

将10进制计数器转换为6进制计数器电路连接办法如图3-5所示，其中Q2可作为向上进位信号与分个位计数单元CPA相连。

　　分个位和分十位计数单元电路构造分别与秒个位和秒十位计数单元完全相似，只但是分个位计数单元Q3作为向上进位信号应与分十位计数单元CPA相连，分十位计数单元Q2作为向上进位信号应与时个位计数单元CPA相连。

　　时个位计数单元电路构造仍与秒或个位计数单元相似，但是规定，整个时计数单元应为12进制计数器，不是10整数倍，因而需将个位和十位计数单元合并为一种整体才干进行12进制转换。

运用1片74HC390实现12进制计数功能电路如图3-6所示。

　　此外，图3-6所示电路中，尚余-2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。

　　（4）译码驱动及显示单元

　　计数器实现了对时间合计以8421BCD码形式输出，选用显示译码电路将计数器输出数码转换为数码显示屏件所需要输出逻辑和一定电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。

　　（5）校时电源电路

　　当重新接通电源或走时浮现误差时都需要对时间进行校正。

普通，校正时间办法是：

一方面截断正常计数通路，然后再进行人工出触发计数或将频率较高方波信号加到需要校正计数单元输入端，校正好后，再转入正常计时状态即可。

　　依照规定，数字钟应具备分校正和时校正功能，因而，应截断分个位和时个位直接计数通路，并采用正常计时信号与校正信号可以随时切换电路接入其中。

图3-7所示即为带有基本RS触发器校时电路，

　　（6）整点报时电路

　　普通时钟都应具备整点报时电路功能，即在时间浮现整点前数秒内，数字钟会自动报时，以示提示。

其作用方式是发出持续或有节奏音频声波，较复杂也可以是实时语音提示。

　　依照规定，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。

报时电路选74LS200，选蜂鸣器为电声器件。

三．元器件

　　1.实验中所需器材

　　Ø5V电源。

　　Ø面包板1块。

　　Ø万用表。

　　Ø镊子1把。

　　Ø剪刀1把。

　Ø共阴八段数码管6个。

　　ØCC4518集成块3块。

　　ØCC4011集成块3块。

　　ØCC4012集成块2块。

　　ØCC4081集成块1块。

　　ØCC7555集成块1块。

　　Ø10MΩ电阻2个。

　　Ø47Up电容个。

　　Ø蜂鸣器。

四、个功能块电路图

　　1.一种CC4081和一种LED数码管连接成一种CC4081驱动电路，数码管可从0---9显示，以次来检查数码管好坏。

2.运用一种LED数码管，一块CC4081，一块74HLS20P，一块74HS200连接成一种十进制计数器，电路在晶振作用下数码管从0—9显示，见附图5-2。

3.运用一种LED数码管，一块CC4081，一块74HLS20P，一块74HS200和一种晶振连接成一种六进制计数器，数码管从0—6显示，见附图5-3。

　　4.运用一种六进制电路和一种十进制连接成一种六十进制电路，电路可从0—59显示。

　　5.运用两个六十进制电路合成一种双六十进制电路，两个六十进制之间有进位。

　6.运用CD4060、电阻及晶振连接成一种分频——晶振电路，见附图4-1。

　图4-1分频——晶振电路

　　7.运用74HLS20P和74HC00及电阻连接成一种校时电路，见附图4-2。

　　图4—2校时电路

　　8.运用74HLS200和蜂鸣器连接成整点报时电路。

见附图4-3。

　　图4-3整点报时电路

9.运用两个六十进制和一种十二进制连接成一种时、分、秒都会进位电路总图.

　五、总接线元件布局简图

图5-1总布局图

　六、总结

　　1.设计过程中遇到问题及其解决办法。

　　1）在检测面包板状况过程中，浮现本该相通地方却未通状况，后经检查发现是由于万用表笔尖未与面包板内部垂直接触所至。

　　2）在检测CD4511驱动电路过程中发现数码管不能正常显示状况，经检查发现重要是由于接触不良问题，其中涉及线接触不良和芯片接触不良，在实验过程中，数码管有几段二极管时隐时现，有时会消失。

用5V电源对数码管进行检测，一端接地，另一端接触每一段二极管，发现二极管能正常显示，再用万用表欧姆档检测每一根线与否接触良好，在检测过程中发既有几根线有时能接通，有时不能接通，把接触不好线重新接过后发现能正常显示了。

另一方面是由于芯片接触不良问题，用万用表欧姆档检测有几种引脚本该相通地方却未通，而检测导线状况良好，其解决办法为把CD4511芯片拔出，依照面包板孔状况重新调节其引脚，使其正对于孔，再用力均匀地将芯片插入面包板中，此后发现能正常显示，本次实验中还发现一块坏LED数码管和两块坏CD4511，经更换后均能正常显示。

　　3）在连接晶振过程中，晶振无法起振。

在排除线与芯片接触不良问题后重新对照电路图，发现是由于12脚未接地所至。

　　4）在连接六进制过程中，发现电路只能4、5跳动，后经发现是由于接到与非门引脚接错一根所至，经纠正后能正常显示。

　　5）在连接校正电路过程中，浮现时和分都能正常校正时，但秒却受到影响，特别时一较分钟时候秒乱跳，而不校时时候，秒从40跳到59，然后又跳回40，分和秒之间无进位，电路在时、分、秒进位过程中能正常显示，故可排除芯片和连线接触不良问题。

经检查，校正电路连线没有错误，后用万用表直流电压档带电检测秒十位QA、QB、QC和QD脚，发现QA脚时有电压时而无电压，再检测秒到分和分届时进位端，发现是由于秒到分进位未拔掉所至。

　　6）在制作报时电路过程中，发现蜂鸣器在57分59秒时候就开始报时，后经检测电路发现是由于把74HC30芯片当16引脚芯片来接，以至接线都错位，重新接线后能正常报时。

　　7）连接分频电路时，把时个位QD和时十位1脚断开，然后时十位1脚接到晶振3脚，时十位3脚接到秒个位1脚，所连接电路图无法正常工作，时十位从0-9跳，时个位只能显示一种0，在这个电路中3脚分频用到两次，故无法正常显示，因而要把12进制接到74HC390一种逻辑电路空出来用于分频即可，因而把时十位CD451112、6脚接地，7脚改为接74HC3905脚，74HC3903、4脚断开，然后4脚接9脚即可，其中空出74HC3903脚就可用于2Hz分频，分频后变为1Hz，整个电路也到此为正常数字钟计数。

　　2.设计体会

　　在本次数字钟设计过程中，更进一步地熟悉了芯片构造及掌握了各芯片工作原理和其详细用法。

　　在连接六进制、十进制、六十进制进位及十二进制接法中，规定熟悉逻辑电路及其芯片各引脚功能，那么在电路出错时便能精确地找出错误所在并及时纠正了。

　　在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致，例如仿真连接示意图中，往往没有接高电平16脚或14脚以及接低电平7脚或8脚，因而在实际电路连接中往往容易漏掉。

又例如74HC390芯片，其自身就是一种十进制计数器，在仿真电路中必要连接反馈线才干正常显示，而在实际电路中无需再连接，因而仿真图和电路连接图还是有一定区别。

　　在设计电路连接图中出错重要因素都是接线和芯片接触不良以及接线错误所引起。

　　3.对该设计建议

本次数字钟设计重在于仿真和接线，虽然能把电路图接出来，并能正常显示，但对于电路自身原理并不是十分熟悉。

总来说，通过这次设计实验更进一步地增强了实验动手能力。

评　论

窗体顶端

窗体底端

课程设计

课程名称

数字电路

题目名称

数字钟设计

专业班级

10级电子工艺与管理

学生姓名

祝大特

学号

指引教师

王姝敏杨春兰孙长伟

二○一二年四月二十七日