四路抢答器课程设计报告 用到的芯片有74LS148和74LS48.docx

四路抢答器课程设计报告 用到的芯片有74LS148和74LS48.docx

《四路抢答器课程设计报告 用到的芯片有74LS148和74LS48.docx》由会员分享，可在线阅读，更多相关《四路抢答器课程设计报告 用到的芯片有74LS148和74LS48.docx（7页珍藏版）》请在冰豆网上搜索。

四路抢答器课程设计报告用到的芯片有74LS148和74LS48

实验3、11.数字抢答器设计

 [要点提示]

一、设计任务与要求

二、预习要求

三、实验原理

四、实验仪器设备

五、实验内容及方法

六、实验报告

七、思考题

[内容简介]

一、设计任务与要求

1.抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。

2.设置一个系统清除和抢答控制开关S，该开关由主持人控制。

3.抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。

选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

4.抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。

当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。

5.参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

6.如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。

二、预习要求

1．复习编码器、十进制加/减计数器的工作原理。

2．设计可预置时间的定时电路。

3．分析与设计时序控制电路。

4.画出定时抢答器的整机逻辑电路图

三、设计原理与参考电路

1．数字抢答器总体方框图

    如图11、1所示为总体方框图。

其工作原理为：

接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置?

quot;开始"状态，宣布"开始"抢答器工作。

定时器倒计时，扬声器给出声响提示。

选手在定时时间内抢答时，抢答器完成：

优先判断、编号锁存、编号显示、扬声器提示。

当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。

如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。

图11、1数字抢答器框图

2．单元电路设计

（1）抢答器电路

    参考电路如图11、２所示。

该电路完成两个功能：

一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。

工作过程：

开关S置于"清除"端时，RS触发器的端均为０，４个触发器输出置０，使74LS148的＝０，使之处于工作状态。

当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出经RS锁存后，1Q=1,=1,74LS48处于工作状态，４Q３Q２Q=101,经译码显示为"５"。

此外，1Ｑ＝１，使74LS148＝１，处于禁止状态，封锁其他按键的输入。

当按键松开即按下时，74LS148的此时由于仍为１Ｑ＝１，使＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。

如有再次抢答需由主持人将Ｓ开关重新置?

quot;清除"然后再进行下一轮抢答。

74LS148为８线－３线优先编码器，表11、1为其功能表。

图11、２数字抢答器电路

表１０、１　74LS148的功能真值表

（2）定时电路

图11、3可预置时间的定时电路

　由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。

可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图11、3所示。

（3）报警电路

由555定时器和三极管构成的报警电路如图11、4所示。

其中555构成多谐振荡器，振荡频率fo＝1．43／［（RI＋2R2）C］，其输出信号经三极管推动扬声器。

PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。

图11、4报警电路

（4）时序控制电路

    时序控制电路是抢答器设计的关键，它要完成以下三项功能：

①主持人将控制开关拨到"开始"位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。

②当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。

③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。

图11、5时序控制电路

    根据上面的功能要求以及图11、2，设计的时序控制电路如图11、5所示。

图中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。

图11、4的工作原理是：

主持人控制开关从"清除"位置拨到"开始"位置时，来自于图11、2中的74LS279的输出1Q=0，经G3反相，A＝1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。

同时，在定时时间未到时，则"定时到信号"为1，门G2的输出=0，使74LS148处于正常工作状态，从而实现功能①的要求。

当选手在定时时间内按动抢答键时，1Q＝1，经G3反相，A＝0，封锁CP信号，定时器处于保持工作状态；同时，门G2的输出=1，74LS148处于禁止工作状态，从而实现功能②的要求。

当定时时间到时，则"定时到信号"为0，=1，74LS148处于禁止工作状态，禁止选手进行抢答。

同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能③的要求。

集成单稳触发器74LS121用于控制报警电路及发声的时间，其工作原理请读者自行分析。

四、实验仪器设备

1.数字实验箱。

2.集成电路74LS1481片，74LS2791片，74LS483片，74LS1922片，NE5552片，74LS001片，74LS1211片。

3.电阻510Ω2只，1KΩ9只，4.7kΩl只，5.1kΩl只，100kΩl只，10kΩ1只，15kΩ1只，68kΩl只。

4.电容0.1uF1只，10uf2只，100uf1只。

5.三极管3DG121只。

6.其它：

发光二极管2只，共阴极显示器3只。

五、实验内容及方法

1．组装调试抢答器电路。

2．设计可预置时间的定时电路，并进行组装和调试。

当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。

3．组装调试报警电路。

4．完成定时抢答器的联调，注意各部分电路之间的时序配合关系。

然后检查电路各部分的功能，使其满足设计要求。

六、实验报告

1．画出定时抢答器的整机逻辑电路图，并说明其工作原理和工作过程。

2．说明实验中产生的故障现象及其解决办法。

3．回答思考题。

4.心得体会与建议。

七、思考题

1．在数字抢答器中，如何将序号为0的组号，在七段显示器上改为显示8？

2．在图11、2中，74LS148的输人使能信号为何要用1Q进行控制？

如果改为主持人控制开关信号S和相与去控制，会出现什么问题？

3．定时抢答器的扩展功能还有哪些？

举例说明，并设计电路。

上一页  

下一页