概述半导体存储器芯片的基本结构.ppt

概述半导体存储器芯片的基本结构.ppt

《概述半导体存储器芯片的基本结构.ppt》由会员分享，可在线阅读，更多相关《概述半导体存储器芯片的基本结构.ppt（18页珍藏版）》请在冰豆网上搜索。

微机原理与接口技术,西安邮电大学计算机学院王莹,第六章半导体存储器,本节主要内容,第六章半导体存储器片间地址译码,片间地址译码一般有线选法和译码法两种。

线选法：

直接将某一高位地址线与某个存储芯片片选端连接。

特点：

简单明了，无需另外增加电路；存储芯片的地址范围会重叠或不连续；不能充分有效地利用存储空间。

译码法：

使用译码电路将高位地址进行译码，以其译码输出作为存储芯片的片选信号；分为全译码法和部分译码法。

特点：

连接复杂，但能有效地利用存储空间；译码电路可以使用现有的译码器芯片。

第六章半导体存储器片间地址译码,线选法：

存储芯片的地址范围会有重叠或断续。

第六章半导体存储器片间地址译码,线选法：

存储芯片的地址范围有重叠或有断续。

线选法地址空间,第六章半导体存储器片间地址译码,全译码法：

高位地址线全部参与片间地址译码；不会产生地址重叠的存储区域，每个存储单元的地址都是惟一的。

第六章半导体存储器片间地址译码,全译码法：

高位地址线全部参与片间地址译码；不会产生地址重叠的存储区域，每个存储单元的地址都是惟一的。

全译码法地址空间,第六章半导体存储器片间地址译码,部分译码法：

部分高位地址线参与片间地址译码；相较全译码法能简化译码电路，但会产生地址重叠或不连续。

第六章半导体存储器片间地址译码,部分译码法：

部分高位地址线参与片间地址译码；相较全译码法能简化译码电路，但会产生地址重叠或不连续。

部分译码法地址空间,第六章半导体存储器,本节主要内容,第六章半导体存储器与8位CPU的连接实例,【例1】设某8位机系统需装6KB的ROM，地址范围安排在0000H17FFH。

请画出使用EPROM芯片2716构成的连接线路图。

【分析】2716EPROM芯片：

容量为2K8位，需用3片进行字扩展；8条数据线（O7O0），与CPU的数据总线（D7D0）连接；11条地址线（A10A0）与CPU的低位地址线（A10A0）连接；片选信号（CS）的连接需考虑两个问题：

与CPU高位地址线（A15A11）和控制信号（IOM、RD）如何连接；根据给定的地址范围如何连接。

第六章半导体存储器与8位CPU的连接实例,若采用译码法，根据给定的地址范围，可列出3片EPROM的地址范围如下表：

第六章半导体存储器与8位CPU的连接实例,Y0,1,A,B,C,G1,G2A,G2B,Y7,Y6,Y5,Y4,Y3,Y2,Y1,A15,A14,A13,A12,A11,A10A0,IO/M,RD,D7D0,A10A0,A10A0,A10A0,CS,O7O0,O7O0,O7O0,PD/PGM,PD/PGM,PD/PGM,CS,CS,EPROM12716,EPROM22716,EPROM32716,74LS138,EPROM2716与CPU的连接,第六章半导体存储器,本节主要内容,第六章半导体存储器与16位CPU的连接实例,【例2】在某8086微机系统中，采用Intel6116RAM存储器芯片构成2K字的存储器，试画出存储器芯片的连接线路图。

【分析】8086CPU的数据总线为16位；存储器构成分为高位（奇地址）库和低位（偶地址）库；6116芯片的容量为2K8位，需用2片芯片；CPU数据总线的高8位（D15D8）和低8位（D7D0）分别与两片6116的数据输入/输出线（I/O7I/O0）相连；CPU低位地址线（A11A1）接至两片6116的（A10A0）；高位地址线、地址信号A0和控制信号BHE用于形成两片6116的片选信号（CE）。

第六章半导体存储器与16位CPU的连接实例,6116与CPU的连接,第六章半导体存储器,本节课小结,深刻理解片间地址译码的三种方法；通过存储器芯片与8位及16位CPU的连接实例学会运用存储芯片的扩展方法；深刻理解存储器与CPU三总线的连接方法，掌握译码法中地址范围的确定方法，从而学会存储器的扩展。

本次课内容就介绍完了，同学们，再见！