存储器系统习题.docx
《存储器系统习题.docx》由会员分享，可在线阅读，更多相关《存储器系统习题.docx（32页珍藏版）》请在冰豆网上搜索。
存储器系统习题
4.2半导体存储器
4.2.1填空题
1.计算机中的存储器是用来存放_0）—的，随机访问存储器的访问速度与—②—无关。
答案：
①程序和数据②存储位置
2.对存储器的访问包拾和两类。
答案：
①读②写
3.计算机系统中的存储器分为―①_和_②—。
在CPU执行程序时，必须将指令存
在③中。
答案：
①内存②外存③内存
4.主存储器的性能指标主要是①、②、存储周期和存储器带宽。
答案：
①存储容量②存取时间
5.存储器中用①来区分不同的存储单元，lGB=®KBo
答案：
①地址②1024X1024（或2专
6.半导体存储器分为①、②、只读存储器（ROM）和相联存储器等。
答案：
①静态存储器（SRAM）②动态存储器（DRAM）
7.RAM的访问时间与存储单元的物理位置①，任何存储单元的内容都能被②
答案：
①无关②随机访问
8.存储揣芯片由①、②、地址译码和控制电路等组成。
答案：
①存储体②读写电路
9.地址译码分为①方式和②方式。
答案：
①单译码②双译码
10.双译码方式采用①个地址译码器，分别产生②和③信号。
答案：
①两②行选通③列选通
11.若RAM芯片内有1024个单元，用单译码方式，地址译码器将有①条输出线；用双译码方式，地址译码器有②条输出线。
答案：
①1024②64
12.静态存储单元是由晶体管构成的①，保证记忆单元始终处于稳定状态，存储的信息不需要②。
答案：
①双稳态电路②刷新（或恢复）
13.存储器芯片并联的目的是为了①，串联的目的是为了②。
答案：
①位扩展②字节单元扩展
14.计算机的主存容量与①有关，其容量为②。
答案：
①计算机地址总线的根数②2地址线敌
15.要组成容量为4MX8位的存储器，需要①片4NIX1位的存储器芯片并联，或者需要②片1MX3的存储器芯片串联。
答案：
①8②4
16•内存储器容量为256K时，若首地址为00000H,那么末地址的十六进制表示是
答案：
3FFFFH
17.主存储器一般采用①存储器件，它与外存比较存取速度②、成本③。
答案：
①半导体②快③高
18.三级存储器系统是指这三级：
答案：
高缓、内存、外存
19.表示存储器容量时KB=_d）_,表示硬盘容量时，KB=③，MB=©o
答案：
①1024字节②t024x1024（^4220序节③1（P字节④“字节
20.只读存储器ROM可分为①、②、③和④四种。
答案：
®ROM②PROM③EPROM®E2PROM
21.SRAM是①；DRAM是②；ROM是③；EPROM是④。
答案：
①静态存储器②动态存储器③只读存储器④可改写只渎存储器
22.半导体SRAM靠①存储信息，半导体DRAM则是靠②存储信息。
答案：
①触发器②栅极电容
23.广泛使用的①和②都是半导体③存储器。
前者的速度比后者快，但④不如后者高，它们的共同缺点是断电后⑤保存信息。
答案：
①SRAM②DRAM③随机读写④集成度⑤不能
24.CPU是按_访问存储器中的数据。
答案：
地址
24.EPROM属于①的可编程ROM,擦除时一般使用②，写入时使用高压脉冲。
答案：
①可多次擦写②紫外线照射
25.对存储器的要求是①，②，③。
为了解决这三个方面的矛盾，计算机采用多级存储器体系结构。
答案：
①容量大②速度快③成本低
26.动态MOS型半导体存储单元是由一个①和一个②构成的。
答案：
①晶体管②电容器
27.动态半导体存储器的刷新一般有①、②和③三种方式。
答案：
①集中式②分散式③异步式
28.动态存储单元以电荷的形式将信息存储在电容上，由于电路中存在①，因此，需要不断地进行②。
答案：
①泄漏电流②刷新
29.动态RAM控制器由①和②两部分组成。
答案：
①刷新控制电路②访存裁决电路
4.2.2选择题
1.计算机的存储器系统是指O
A.RAMB.ROM
C主存储器D.cache,主存储器和外存储器
答案：
D
2.存储器是计算机系统的记忆设备，它主要用来o
A.存放数据B.存放程序
C.存放数据和程序D.存放微程序
答案：
C
3.内存若为16兆（ME）,则表不其容量为KBo
A・16B・16384
C.1024D・16000
答案：
B
4.下列说法正确的是o
A.半导体RAM信息可读可写，且断电后仍能保持记忆
B.半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的
D.随机存储器和只读存储器町以统一编址答案：
C
15.和外存储器相比，内存储器的特点是o
A.容量大，速度快，成本低B.容量大，速度慢，成本高
C.容量小，速度快，成本高D.容量小，速度快，成本低
答案：
C
16.640KB的内存容量为。
A.640000字节B.64000字节
C.655360字节D.32000字节
答案：
C
17.若一台计算机的字长为4个字节，则表明该机器。
A.能处理的数值最大为4位十进制数
B.能处理的数值最多为4位二进制数组成
C.在CPU中能够作为一个整体加以处理的二进制代码为32位
D.在CPU中运算的结果最大为2的32次方
答案：
C
18.下列元件中存取速度最快的是o
A.CacheB.寄存器
C.内存D.外存
答案：
B
19.与动态MOS存储器相比，双极型半导体存储器的特点是
A.速度快B.集成度高
C.功耗大D.容量大
答案：
A,C
20.ROM与RAM的主要区别是。
A.断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失
B.断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失
C.ROM是外存储器，RAM是内存储器
D.ROM是内存储器，RAM是外存储器
答案：
B
21.机器字长32位，其存储容量为4MB,若按字编址，它的寻址范围是_
A.0-1MWB.0—1MB
C.0-4MW
D・0-4MB
答案：
A
22.某一SRAM芯片，其容量为512x8位，除电源端和接地端外，该芯片引出线的最小数
目应为C
E・25
A・23
C・50
D・19
答案：
D
23.某一动态RAM芯片其容量为16KX1,除电源线、接地线和刷新线外，该芯片的
最小引脚数目应为°
A・16E・12C・18
答案：
B
24.某计算机字长32位，存储容量为1MB,若按字编址，它的寻址范鬧是
A.0-1MWB.0-512KB
C.0-256KWD.0-256KB
答案：
C
25.某RAM芯片，其存储容量为1024x16位，该芯片的地址线和数据线数目分别为。
A.20,16B.20,4
C.1024,4D.1024,16
答案：
A
26.某计算机字长16位，其存储容量为2MB,若按半字编址，它的寻址范围是。
A.0-8MB.0-4M
C.0-2MD.0—1M
答案：
C
27.某计算机字长32位，存储容量为8MB,若按双字编址，它的寻址范围是。
A.0-256KB.0-512K
C.0-1MD.0〜2M
答案：
C
28.以卞四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最
高的是O
A.DRAMB.SRAM
C.闪速存储器D.EPROM
答案：
C
29.对于没有外存储器的计算机来说，监控程序可以存放在°
A.RAMB.ROM
C.RANI和ROMD.CPU
答案：
B
30o在某CPU中，设立了一条等待（WAIT）信号线，CPU在存储器周期中T的下降沿采样
WAIT线，则下面的叙述中正确的是。
A.如WAIT线为高电平，则在口周期后不进入口周期，而插入一个Tw周期
B.Tw周期结束后，不管WAIT线状态如何，一定转入丁3周期
C.Tw周期结束后，只要WAIT线为低，则继续插入一个Tw周期，直到WAIT线变高，才转入口周期
D.有了WAIT线，就可使CPU与任何速度的存储器相连接，保证CPU与存储器连接时的时序配合
答案：
C,D
31.下面是有关存储保护的描述。
请从题后列出的选项中选择正确答案：
为了保护系统软件不被破坏，以及在多道程序环境下防止一个用户破坏另一用户的程序，而采取下列措施：
（1）不准在用户程序中使用“设置系统状态”等指令。
此类指令是—①—指令。
（2）在段式管理存储器中设置—②—寄存器，防止用户访问不是分配给这个用用户的存储区域。
（3）在环保护的主存中，把系统程序和用户程序按其允许访问存储区的范闱分层；假如规定内层级别高，那么系统程序应在_③—，用户程序应在_0_。
内层―⑤_访问外层的存储区。
（4）为了保护数据及程序不被破坏，在页式管理存储器中，可在页表内设置1<（读）、W（写）及—⑥—位，―⑥—位为1，表示该页内存放的是程序代码。
供选择的项:
外层C：
内层或外层
B：
不允许
B：
P（保护）C：
E（执行）
③A④E@A©C
4.2.3判断改错题
1.动态RAM和静态RAM都是易失性半导体存储器。
答案：
对。
2.计算机的内存由RAM和ROM两种半导体存储器组成。
答案：
对。
3.个人微机使用过程中，突然RAM中保存的信息全部丢失，而ROM中保存的信息不受影响。
答案：
错。
RAM中保存的信息在断电后会丢失，而ROM中保存的信息在断电后不受影响。
4.CPU访问存储器的时间是由存储器的容量决定的，存储器容量越人，访问存储器所需的时间越长。
答案：
错。
CPU访问存储器的时间与容量无关，而是由存储器元的材料决定的。
5.因为半导体存储器加电后才能存储数据，断电后数据就去失了，因此EPROM做成的存储器，加电后必须重写原来的内容。
答案：
错。
半导体存储器加电后才能存储数据，断电后数据去失，这是指RAM。
EPROM是只读存储器，断电后数据不会丢失，因此，加电后不必重写原来的内容。
6.大多数个人计算机中可配置的内存容量受地址总线位数限制。
答案：
错。
内存容量不仅受地址总线位数限制，还受寻址方式、操作系统的存储管理方式等限制。
7.因为动态存储器是破坏性读出，所以必须不断地刷新。
答案：
错。
刷新不仅仅因为存储器是破坏性读出，还在于动态存储器在存储数据时，若存储器不做任何操作，电荷也会泄漏，为保证数据的正确性，必须使数据周期性地再生即刷新。
8.固定存储器（ROM）中的任何一个单元不能随机访问。
答案：
错。
ROM只是把信息固定地存放在存储器中，而访问存储器仍然是随机的。
9.一般情况下，ROM和RAM在存储体中是统一编址的。
答案：
对。
在计算机设计中，往往把RAM和ROM的整体作主存，因此，RAM和ROM一般是统一编址的。
4.2.4简答题
1.存储元、存储单元、存储体、存储单元地址这几个术语有何联系和区别？
答：
计算机在存取数据时，以存储单元为单位进行存取。
机器的所有存储单元长度相同，一般由8的整数倍个存储元构成。
同一单元的存储元必须并行工作，同时读出、写入，由许多存储单元构成一台机器的存储体。
由于每个存储单元在存储体中的地位平等，为区别不同单元，给每个存储单元赋予地址，都有一条惟一的地址线与存储单元地址编码对应。
2.简述存储器芯片中地址译码的方式。
答：
地址译码的方式有两种：
单译码方式和双译码方式。
单译码方式只用一个译码电路，将所有的地址信号转换成字选通信号，每个字选通信号用于选择一个对应的存储单元。
双译码方式采用两个地址译码器，分别产生行选通信号和列选通信号，行选通和列选通信号同时有效的单元被选中。
存储器一般采用双译码方式，目的是减少存储单元选通线的数量。
3.针对寄存器组、主存、cache、光盘存储器、软盘、硬盘、磁带，回答以卞问题：
⑴按存储容量排出顺序（从小到大）:
（2）按读写时间排出顺序（从快到慢）。
答：
（1）寄存器组一cache一软盘一主存一光盘存储器一硬盘一磁带。
（2）寄存器组一cache一主存一硬盘一软盘一光盘存储器一磁带。
4.说明SRAM的组成结构；与SRAM相比，DRANI在电路组成上有什么不同之处？
答：
SRAM由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。
与SRANI相比，DRAM在电路组成上有以卞不同之处：
（1）地址线的引脚一般只有一半，因此，增加了两根控制线濟、CAS,分别控制接受行地址和列地址。
（2）没有厉引脚，在存储器扩展时用面来代替。
5.DRAM存储器为什么要刷新「DRAM存储器采用何种方式刷新?
有哪几种常用的刷新方式？
答：
DRAM存储元是通过栅极电容存储电荷来暂存信息。
由于存储的信息电荷终究会泄漏，电荷又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。
为此，必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷。
此过程叫“刷新”。
DRAM是逐行进行刷新，刷新周期数与DRAM的扩展无关，只与单个存储器芯片的内部结构有关，对于一个128X128矩阵结构的DRAM芯片，只需128个刷新周期数。
常用的刷新方式有三种：
集中式、分散式、异步式。
6.静态MOS存储元、动态MOS存储元、双极型存储元各有什么特点？
答：
静态MOS存储元VI、V2、V3、V4组成的双稳态触发器能长期保持信息的状态不变，是因为电源通过V3、V4不断供给VI或V2电流。
动态MOS存储元是为了提高芯片的集成度而设计的。
它利用MOS管栅极电容上电荷的状态来存储信息。
时间长了，栅极电容上的电荷会泄漏，而存储元本身又不能补充电荷，因此，需要外加电路给存储元充电，这就是所谓刷新。
刷新是动态存储器所特有的。
双极型存储元由两个双发射极晶体管组成。
它也是由双稳电路保存信息，其特点是工作速度比MOS存储元要高。
以上三种存储元的共同特点是当供电电源切断时，原存的信息会消失。
7.ROM与RAM两者的差别是什么?
指出下列存储器哪些是易失性的?
哪些是非易失性的?
哪些是读出破坏性的?
哪些是非读出破坏性的？
动态RAM,静态RAM,ROM,Cache,磁盘，光盘
答：
ROM、RAM都是主存储器的一部分，但它们有很多差别：
（l）RAM是随机存取存储器，ROM是只读存取存储器。
（2JRAM是易失性的，一旦掉电，所有信息全部丢失。
ROM是非易失性的，其信息可以长期保存，常用于存放一些固定的数据和程序，比如计算机的自检程序、BIOS、BASIC解释程序、游戏卡中的游戏等。
（2）动态RAM、静态RAM、Cache是易失性的，ROM、磁盘、光盘是非易失性的。
动态RAM是渎出破坏性的，其余均为非读出破坏性的。
8.下列各种存储器中，哪些是挥发性存储器?
哪些是非挥发性存储器？
磁盘，DRAM,ROM.磁带，光盘，SRAM,EPROM,PROM,EEPROM
答：
挥发性存储器有DRANLSRAMo非挥发性存储器有磁盘、ROM、磁带、光盘、EPROM、
PROM、EEPROMo
425综合J
1.欲设计具W64KX2位存储容量的芯片，问如何安排地址线和数据线引脚的数目，才能使两者之和最小。
请说明有几种解答。
解：
设地址线x根，数据线y根，则2“xy=64Kx2
若v=lx=17
v=2x=16
v=4x=15
v=8x=14
因此，当数据线为1或2时，引脚之和为18,共有2种解答。
2.表4.1给出的各存储器方案中，哪些是合理的?
哪些不合理?
对那些不合理的可以怎样修改？
表4.1
存储器
MAR的位数（存储9S地址寄存器）
存储器的单元数
每个存储单元的位数
（存储器数据寄存器）
（1）
10
1024
8
（2）
10
1024
12
（3）
8
1024
8
（4）
12
1024
16
（5）
8
8
1024
（6）
1024
10
8
解：
⑴合理。
（2）不合理。
因为存储单元的位数应为字节的整数倍，所以将存储单元的位数改为16较合理。
（3）不合理。
因为MAR的位数为8,存储器的单元数最多为256个，不可能达到1024个，所以将存储器的单元数改为256较合理。
（4）不合理。
因为MAR的位数为12,存储器的单元数应为4K个，不可能只有1024个,所以将存储器的单元数改为4096才合理。
（5）不合理。
因为MAR的位数为8,存储器的单元数应为256个，不可能只有8个，所以将存储器的单元数改为256才合理：
另外，存储单元的位数为1024太长，改为8、16、
32、64均可。
（6）不合理。
因为MAR的位数为1024,太长，而存储单元数为10,太短，所以将MAR的位数与存储单元数对调一下，即MAR的位数为10,存储器的单元数正好为1024,合理。
3.某存储器容屋为4KB•其中：
ROM2KB，选用EPROM2KX8:
RAM2KB，选用RAM1KX8；地址线Ais-Aoo写出全部片选信号的逻辑式。
解：
ROM的容量为2KB,故只需1片EPROM；而RAM的容量为2KB,故需RAM芯片2片。
ROM片内地址为11位，用了地址线的A10-A0这11根地址线；RAM片内地址为10位，用了地址线的ArAo这10根地址线。
总容量需要12根地址线。
可以考虑用1根地址线皿作为区别EPROM和RANI的片选信号，对于2片RAM芯片可利用Am来区别其片选信号。
由此，可得到如下的逻辑式：
EPROMCS0=
RAMCS]=AnA10CS2=AnA10
4.图4.4（a）是某SRAM的写入时序图，其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按当时地址2450H把数据线上的数据写入存储器。
请指出图中的错误，并画出正确的写入时序图。
地址2]592450匚200
R/W/二
图4.4（a）
解：
在RW线为低电平时，地址、数据都不能再变化，正确的写入时序图如图4.4（b）。
图4.4（b）
5•没有一个IMB容量的存储器，字长为32位，问：
（1）按字节编址，地址寄存器、数据寄存器各为几位?
编址范闱为多人？
（2）按半字编址，地址寄存器、数据寄存器各为几位?
编址范闱为多人？
（3）按字编址，地址寄存器、数据寄存器各为几位?
编址范围为多人？
解：
（1）按字节编址，1ME=2'°x8，地址寄存器为20位，数据寄存器为8位，编址范围为
OOOOOH-FFFFFHo
⑵按半字编tit,INIB=220x8=219x16,地址寄存器为19位，数据寄存器为16位，编址
范I韦I为00000H-7FFFFH。
（3）按字编址，1NIB=220x8=218x32，地址寄存器为18位，数据寄存器为32位，编址范
I韦I为00000H~3FFFFH°
6.用16KX8位的SRAM芯片构成64KX16位的存储器，试画出该存储器的组成逻辑框图。
解:
存储器容量为64KX16位,其地址线为16位（人〜仇），数据线也是16位（05〜2）；
SRAM芯片容量为16KX8位，其地址线为14位，数据线为8位。
因此组成存储器时需字位同时扩展，字扩展采用2：
4译码器，以16K为一个模块，共4个模块。
位扩展釆用两片串接：
存储器的组成逻辑框图如图4.5所示。
图4.5
7.己知某8位机的主存采用半导体存储器，地址码为18位，芯片组成该机所允许的最人主存空间，并选用模块条的形式，问：
（1）若每个模块条为32KX8位，共需几个模块条？
（2）每个模块内共有多少片RAM芯片？
（3）主存共需多少RAM芯片?
CPU如何选择各模块条？
解：
若使用4KX4位RAM
（1）由于主存地址码给定18位，所以最人存储空间为218=256/C,主存的最人容量为256KB。
现每个模块条约存储容量为32KB.所以主存共需256KB/32KB=8块扳。
（2）每个模块条的存储容量为32KB,现使用4Kx4位的RAM芯片拼成4Kx8位（共8组），用地址码的低12位（观〜4口）直接接到芯片地址输入端，然后用地址的高3位
（4□〜AJ通过3：
8译码器输出分别接到8组芯片的选片端。
共有8x2=16个RAM。
（3）根据前面所得，共需8个模块条，用A17A16A15通过3：
8译码器来选择模块条，如
图4.6所示。
8.用8KX8位的ROM芯片和8KX4位的RAM芯片组成存储器，按字节编址，其中RANI的地址为0000H〜5FFFH,ROM的地址为6000〜9FFFH,画出此存储器组成结构图及与CPU的连接图。
解：
ram的地址范I韦I展开为oooooooooooooooo-o101111111111111,A12〜4。
从ooooh
〜1FFFH,容量为：
8K,高位地址A15A14A13,从000-010,所以RAM的容量为8Kx3=24Ko
RAM用8KX4的芯片组成，需8KX4的芯片6片。
ROM的末地址■首地址=9FFFH-6000H=3FFFH,所以ROM蛇容量为214=16KoROM用8Kx8的芯片组成，需8Kx8的芯片2片。
图4.6
RAM的地址范鬧展开为0110000000000000-1001111111111111,高位地址
A15A14A13从oIi-I00o
存储器的组成结构图及与CPU的连接如图4.7所示。
9・存储器分布图如下面所示（按字节编址），现有芯片ROM4Kx8和RAM8Kx4,设计此存储器系统，将RAM和ROM用CPU连接。
RAM2,人选ROM,当&三二0时选ROME当4归=1时选ROM2,扩展图与连接图如图
4.8所示。
图4.8
（2）方法二
以内部地址少的为主，地址译码方案为：
用A14A13A12作译码器输入，则人和人选RAMb
厶和岭选RAM2,人选ROM1,人选ROM2,扩展图和连接图如图4.9所示。
图4.9
10.用8Kx8的RANI芯片和2Kx8的ROM芯片设讨一个10Kx8的存储器，ROM和RAM的容量分别为2K和8K,ROM的首地址为0000H,RAM的末地址为3FFFHo
（1）ROM存储器区域和RAM存储器区域的地址范围分别为多少？
（2）画出存储器控制图及与CPU的连接图。
解：
（1）ROM的首地址为0000H,ROM的总容量为2Kx8,
RAM的末地址为3FFFH,RAM的总容量为8Kx8,所以
地址为：
2000Ho
（2）设计方案
以内部地址多的为主，地址译码方案为：
用人3来选择，当人3=1时选RAM,当
A13A12Ah=000时选ROM,如图4.10所示。
（4）方法二
以内部地址少的为主，地址译码方案为：
用A3A2A1作译码器输入，则丫。
选ROM,人、人、人、岭均选RAM，如图4.11所示。
D7F0
WE
A『Aq
An
Ai：
A]3
图4.11
11.某机字长8位，试用如卞所给芯片设计一个存储器,容量为10KW,其中RAM为高8KW,ROM为低2KW,最低地址为0（RAM芯片类型有为：
4Kx8,ROM芯片有：
2Kx4）。
1地址线、数据线各为多少根？
2RAM和ROM的地址范圉分别为多少？
3每种芯片各需要多少片。
4画出存储器结构图及与CPU连接的示
升级会员 