数字频率计课程设计.docx
《数字频率计课程设计.docx》由会员分享，可在线阅读，更多相关《数字频率计课程设计.docx（13页珍藏版）》请在冰豆网上搜索。
数字频率计课程设计
广西工学院鹿山学院
电子技术课程设计
说明书
设计题目数字频率计的设计
系别电子信息与控制工程系
专业班级楼宇071班
学生姓名徐勇
学号20070205
指导教师尹建媛
日期2009年11月16日
目录
一、内容摘要
二、设计的任务及要求
三、基本原理
四、设计思路
4.1放大整形电路
4.2时基电路
4.3逻辑控制电路
4.4计数器电路
4.5锁存器电路
4.6译码显示电路
五、整体电路图
六、元件清单
七、仿真情况
八、设计总结
8.1设计任务完成情况
8.2问题及改进
8.3心得体会
九、参考文献
数字频率计的设计
一、内容提要:
数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能是测量正弦信号.方波信号,尖脉冲信号及其他各种单位时间内变化的物理量.
本文粗略讲述了我在本次实习中的整个设计过程及收获。
讲述了数字频率计的工作原理以及其各个组成部分，记述了我在整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、元器件的筛选、以及对它们的调试、对调试结果的分析，到最后得到比较满意的实验结果的方方面面。
二、设计内容及要求:
本题要求采用中、小规模集成芯片设计制作一个具有下列功能的数字频率测量仪。
1、测频的频率范围为1Hz~999Hz。
2、数码管显示测得数据。
3、具有自校和测量两种功能，可用仪器内部的标准脉冲校准测量精度。
三、基本原理
数字频率计是用来测量正弦信号、矩形信号等波形工作频率的仪器，其测量结果直接用十进制数字显示。
所谓频率，就是周期性信号在单位时间（1S）内变化的次数。
若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为
图
（1）是数字频率计的组成框图，被测信号Vx通过放大整形电路变成计数器所要求的矩形脉冲信号Ⅰ，其频率与被测信号的频率
相同。
时基电路提供标准时间基准信号Ⅱ，其高电平持续的时间为1S，当1S的高电平信号到来时，闸门打开，被测信号通过闸门电路，计数器开始计数，直到1S高电平信号结束时，闸门关闭，计数器停止计数。
若在闸门时间1S内计数器计得得脉冲个数为N，则被测信号的频率
=NHz。
逻辑控制电路的作用有两个：
一是产生锁存脉冲信号Ⅳ，使计数器计得的数稳定的显示在数码管上；二是产生清零脉冲信号Ⅴ，将计数清零，使计数器每次测量时从零开始计数，各信号之间的时序关系如图
（2）所示。
图
（1）
四、设计思路
根据上面的分析，数字频率计的基本电路由以下五个部分组成：
4.1放大整形电路
放大整形电路由晶体管3DG100与74LS00组成，其中3DG100组成放大器将输入频率为
的周期信号如正弦波、三角波等信号进行放大。
与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。
4.2时基电路
时基电路的作用是产生一个标准信号（高电平持续时间为1S），由555定时器构成的多谐振荡器产生。
若振荡器的频率为f=1/（t1+t2）=0.8Hz，其中t1=1S，t2=0.25S由公式t1=0.7（R1+R2）C和t2=07.R2C,当取C=10μF，我们可以计算出各个参数通过计算确定了R1取68KΩ，R2取15KΩ.
4.3逻辑控制电路
该部分电路主要是控制计数电路的清零、计数与锁存电路的锁存显示。
该电路用一块D触发器74LS74与一块与非门74LS00组成。
H为基准信号的输入端，I、J为控制信号的输出端，分别接计数器的清零端与锁存电路的CLK时钟端，H、I、J端的信号时序图如下：
基准信号经过D触发器分频后便获得1Q和2Q的方波信号，经由两个与非门即可获得I端和J端的方波信号。
当I端的信号在高电平是计数器工作在计数状态，低电平是计数器清零。
当I端的信号处于下降沿时，J端的信号处于上升沿，该上升沿信号使锁存器开始工作，直到下一个上升沿的到来，这样便实现输入信号的计数与锁存。
4.4计数器电路
此电路共采用三片74LS160十进制加法计数器作为计数电路，三片74LS160采用串行进位的方式进行连接。
当74LS160（3）计为9时，当下一个触发脉冲到来时，第二片74LS160
（2）开始计数，当第二片计为9时，第三片74LS160
（1）计数。
74160十进制同步计数器（异步清除）
160的清除端是异步的。
当清除端/MR为低电平时，不管时钟端CP状态如何，即可完成清除功能。
160的预置是同步的。
当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0－Q3与数据输入端P0－P3一致。
对于54/74160，当CP由低至高跳变或跳变前，如果计数控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS160无此种限制。
160的计数是同步的，靠CP同时加在四个触发器上而实现的。
当CEP、CET均为高电平时，在CP上升沿作用下Q0－Q3同时变化，从而消除了异步计数器中出现的计数尖峰。
对于54/74160，只有当CP为高电平时，CEP、CET才允许由高至低电平的跳变，而54/74LS160的CEP、CET跳变与CP无关。
160有超前进位功能。
当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。
在不外加门电路的情况下，可级联成N位同步计数器。
对于54/74LS160，在CP出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。
74160管脚图74160功能表
说明：
H－高电平L－低电平X－任意
4.5锁存器电路
锁存器的作用是将计数器在1S结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。
如图
（2）所示，1S计数时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。
选用8D锁存器74LS273则可完成上述功能。
当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。
从而将计数器的输出值送到锁存器的输出端。
正脉冲结束后，无论D为何值，输出端Q的状态保持原来的状态Qn不变。
。
所以在计数期间内，计数器的输出不会送到译码显示器。
4.6译码显示器
本电路采用CD4511作为译码显示电路，CD4511的管脚功能及
真值表如下：
CD4511的真值表
输 入
输 出
LE
BI
LI
D
C
B
A
a
b
c
d
e
f
g
显示
X
X
0
X
X
X
X
1
1
1
1
1
1
1
8
X
0
1
X
X
X
X
0
0
0
0
0
0
0
消隐
0
1
1
0
0
0
0
1
1
1
1
1
1
0
0
0
1
1
0
0
0
1
0
1
1
0
0
0
0
1
0
1
1
0
0
1
0
1
1
0
1
1
0
1
2
0
1
1
0
0
1
1
1
1
1
1
0
0
1
3
0
1
1
0
1
0
0
0
1
1
0
0
1
1
4
0
1
1
0
1
0
1
1
0
1
1
0
1
1
5
0
1
1
0
1
1
0
0
0
1
1
1
1
1
6
0
1
1
0
1
1
1
1
1
1
0
0
0
0
7
0
1
1
1
0
0
0
1
1
1
1
1
1
1
8
0
1
1
1
0
0
1
1
1
1
0
0
1
1
9
0
1
1
1
0
1
0
0
0
0
0
0
0
0
消隐
0
1
1
1
0
1
1
0
0
0
0
0
0
0
消隐
0
1
1
1
1
0
0
0
0
0
0
0
0
0
消隐
0
1
1
1
1
0
1
0
0
0
0
0
0
0
消隐
0
1
1
1
1
1
0
0
0
0
0
0
0
0
消隐
0
1
1
1
1
1
1
0
0
0
0
0
0
消隐
1
1
1
X
X
X
X
锁 存
锁存
五、整体电路图
六、元件清单
本电路设计大致用到的元器件如下表：
器件型号
用途
数量
74LS04
六反相器
1
74LS00
四2输入与非门
2
74LS160
同步十进制计数器
3
74LS121
单稳态触发器
1
共阴极数码管
显示数字
3
NE555
时基信号
1
CD4511
译码显示器
3
3DG100
放大
1
74LS273
8D触发器
3
电阻
68k
1
15k
1
电容
0.01μF
1
3.0μF
3
10μF
1
开关
1
其他电阻和电容、导线自行确定和选取。
七、仿真情况
通过在实验机台上进行实物连接仿真，在仿真的过程中，出现的结果基本符合要求，计数器工作也很合理，当低位计数器计为9时，向前进一位，当闸门信号结束时，所计得的数稳定的显示在共阴极数码管上，然后采用手动清零的方法，进行清零。
由于555定时器的电阻值设定不理想和电路的占空比设置不当，出现脉冲不是很标准。
不过，总的仿真结果还是令人满意的，仿真结果比较成功但还有待改进。
八、设计小结
8.1设计任务完成情况
通过为期两周的课程设计，完成了本次设计的技术指标，刚开始设计的时候，由于控制电路这部分比较难搞定，所以在连接电路的时候，就会停下来设计控制电路，为了提高效率，在实际的操作中，先连好时基电路，时基电路测试通过后，再把显示电路和计数电路连好，然后进行分析。
最后搞定控制电路的连接。
最后完成的一块电路板，它所实现的功能就是可以测被测信号的频率。
在调测的过程中发现测量频率时，在1Hz~999Hz，最终得到的结果的误差较大。
8.2问题及改进
在设计的555构成多谐振荡器输出的方波信号，由于电路里面使用的电容元件，在实验的时候，随着实验室里面温度的变化，输出信号的频率也会发生变化，这是造成误差的一个原因，为了在验收的时候提高测量的准确性，所以还应该在时基电路中加一个电位器，把产生的方波信号接示波器，测量其输出频率，调节电位器，使输出的信号非常接近0.8Hz，这样的话在后面的测量中会减小误差。
在最终测量频率很低的时候，那么本次电路测量频率的算法就有了一定的缺点。
例如，当被测信号为0.5Hz时，其周期为2s，这时闸门的脉冲仍为1s显然是不行的。
故应该加宽闸门脉冲的宽度假设闸门脉冲宽度加至10S，则闸门导通期间可计数5次，由于计数值5是10s的计数结果，故在显示之间必须将计数值除以10.加宽闸门信号也会带来一些问题：
计数结果要进行除以10的运算，每次测量的时间最少要10s，时间过长不符合人们的测量习惯，由于闸门期间计数值过少，测量的精度也会下降。
为了克服测量低频信号时的不足，可以使用另一种算法。
将被测信号送入被测信号闸门产生电路，该电路输出一个脉冲信号，脉宽与被测信号的周期相等。
再用闸门产生电路输出的闸门信号控制闸门电路的导通与开断。
设置一个频率精度较高的周期信号（例如10KHz）作为时基信号，当闸门导通时，时基信号通过闸门到达计数电路计数。
由于闸门导通时间与被测信号周期相同，则可根据计数器计数值和时基信号的周期算出被测信号的周期T。
T=时基信号周期*计数器计数值。
再根据频率和周期互为倒数的关系，算出被测信号的频率f。
8.3心得体会
本次实习让我们体味到设计电路、连接电路、调测电路过程中的乐苦与甜。
设计是我们将来必需的技能，这次实习恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我所学的知识进行了检验。
在实习的过程中发现了以前学的数字电路的知识掌握的不牢。
同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。
制作过程是一个考验人耐心的过程，不能有丝毫的急躁，马虎，对电路的调试要一步一步来，不能急躁，因为是在电脑上调试，比较慢，又要求我们有一个比较正确的调试方法，像把频率调准等等。
这又要我们要灵活处理，在不影响试验的前提下可以加快进度。
合理的分配时间。
在设计控制电路的时候，我们可以连接译码显示和计数电路，这样就加快了完成的进度。
最重要的是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。
总之，此次实习既发现了我们在学习中的不足和在焊接电路板方面动手能力差，同时又让我们学到了很多东西比如查资料，分析电路等等，
九、参考文献
1.彭介华.电子技术课程设计指导.高等教育出版社，2004
2.任文霞.电子电路仿真技术.第1版.北京：
中国电力出版社，2009
3.赵淑范.电子技术实验与课程设计.北京：
清华大学出版社，2006.8
4.孙肖子.模拟电子技术基础.第1版.西安：
西安电子科技大学出版社，2001.1
5.谢自美.电子线路设计•实验•测试.第2版.武昌：
华中科技大学出版社，2000.7
6.张豫滇.电子电路课程设计.第1版.南京：
河海大学出版社，2005.8
升级会员 