PCB导线设计技术.docx
《PCB导线设计技术.docx》由会员分享，可在线阅读，更多相关《PCB导线设计技术.docx（49页珍藏版）》请在冰豆网上搜索。
PCB导线设计技术
PCB导线设计技术
本文汇集国外厂商的设计数据，分成（上）、（中）、（下）三集、六个单元，详细介绍电路基板导线Layout技巧，包括：
微电脑周边电基板路导线设计、模拟电路基板导线设计、宽带与高频电路基板导线设计、电源与功率电路基板导线设计、数字电路基板导线设计，以及Video应用电路基板导线设计。
本篇先将介绍计算机周边、模拟电路基板，及宽带与高频电路基板的导线设计技巧。
微电脑周边电基板路导线设计
a.LED电流导线的设计
LED组件广泛应用在微电脑接口设备，不过大部份的LED封装位置，距离计算机本身相当远。
LED只要维持适当亮度即可的同时，某些情况要求在明亮环境下能够轻易判别LED的辉度，然而即使相同的驱动电流IF，LED的辉度随着发光色出现差异（表1）。
如图1所示LED的电流高达数十mA，随着LED电流导线长度与路径的延伸，LED的ON/OFF经常成为周边电路发生切换噪讯（switchingnoise）的诱因。
表1LED的发光色与辉度关系
图1典型LED驱动电路
因此封装时驱动晶体管必需尽量靠近LED，藉此缩减LED电流IC的流动路径。
LED的辉度与驱动电流呈比例，一般设计上是以绿色LED作基准，依照表1的设定值改变各色的电流值。
LED电路基板图案可依照图2的矩阵（matrix）方式排列，如此一来外观上显得非常简洁，驱动晶体管则当作数字晶体管（digitaltransistor），串联电阻一般是设在电路基板背面。
图2典型LED驱动电路板的图案（双面电路板）
b.7时段LED的common端子设计
图3是利用微处理器控制的opendrain端子动态驱动阳极（anode）commontype7时段（segment）LED电路图，从电源到7时段LEDcommon端子的导线，基于全时段点灯时电流高达40～100mA的考虑，因此设计上尽量加粗电路基板的图案（pattern）导线宽度。
使用双面电路基板与disclead的场合，组件必需设在显示器的外侧，如此才能避免影响7时段LED的封装作业。
芯片（chip）组件若设在基板背面时，如图4所示可以消除显示器周围的组件，如果加上连接器（connector）cn1，封装后的LED模块可以直接固定在微电脑内。
图4是利用电路板图案设计CADEAGLE软件自动布线，该软件具备全自动自动Layout功能，而且可以不限次数变更设计，此外自动routing可透过试算错误寻求各种路径（route），不过笔者建议初期设定时，基板背面的布线采直交方式，事后比较容易修改，尤其是类似这种电路，若未特定布线方向成功机率非常低。
图37时段LED的动态驱动电路图
图4chip组件构成的7时段LED电路板图案（双面电路板）
c.高湿度环境用的基板布线
照片1是内建周边电路的湿度传感器CHS-GSS实际外观，如图5所示相对湿度100%时CHS-GSS湿度传感器只有1V，所以可以当作数字电压计直接读取湿度。
如果与微处理器的A-Dconverter连接时，必需转换成5v等级（range）。
照片1湿度传感器CHS-GSS外观
图5湿度传感器的相对-输出电压特性
图6的电路使用单电源，它是由railtorailOP增幅器构成，可以将湿度传感器的1V转换成5V，此外利用图中的gain微调器VR1，可以使gain成为（1+480/120）=5。
布线设计上为了降低高湿度环境时的漏电（leak）现象，必需避免在OP增幅器接地（ground）之间设置图案，同时尽量加大图案之间的间隔缩减图案导线的宽度。
图中R1，R2使用1/4W±1%金属皮膜电阻；图7是autorouter绘制的双面电路基板图案，焊接面为全接地（fullground），本电路基板封装测试试后再用树脂包覆防湿。
图6扩大湿度传感器输出范围的电路
图7湿度传感器周边电路的pattern
（双面电路板，未标示背面接地）
d.微处理器内建A-Dconverter时，前置增幅器周边的模拟/数字分离技巧
最近几年单片微机大多内嵌A-DConverter（以下简称为ADC），封装这类微处理器时，必需防止模拟ADC受到数字电路噪讯的影响。
图8是小型单片微机与ADC用置增幅器（pre-amplifier）的电路图，图中的IC1为输出入railtorail的OP增幅器，它是ADC前置增幅器的10倍电压gain非反相增幅电路；IC2是dropout定电压电源，它可以产生3.3V数字与模拟电路的电源；IC2使用Renasas公司开发的R8C/Tiny系列小型微处理器，该芯片内建10位循序比较型ADC，第14号脚架（pin）除了可以输入模拟信号之外，同时也是ADC用模拟输入埠（port）。
接着介绍除外的表面封装组件，封装在双面印刷电路基板的技巧。
图8内嵌A-Dconverter的微处理器与前置增幅周边电路
图9是接地与电源电路的基板图案。
接地图案设计上的重点，必需明确分离模拟接地（以下简称为AGND）与数字接地（以下简称为DGND），此处为配合电位因此采取单接点设计，如此设计可以防止数字电路的噪讯，造成ADC的转换精度降低等问题，因此图9的AGND与DGND连接点设在IC3的Vss端子（5号脚架）附近。
图9IC3周边电路的pattern说明
本电路使用的微处理器接地端Vss子只有一条，不过其它型号的IC则将AGND与DGND端子分离，因此必需将AGND与DGND的pattern作明确的分离与单点连接（图11）。
电源电路需注意的是与IC2输出入连接的C3，C5两电容的设置，因为未降低输出入端子的高频阻抗时，低dropout电压的电源IC会有波动之虞，所以C3，C5尽量靠近IC2设置，同时还需要缩减导线长度加粗导线宽度。
图10AGND与DGND明确分离作单点连接
图11是前置增幅周边电路的电路基板pattern，如图所示C2设置在IC1附近，由于电压复归型OP增幅器反相输入端子的输入阻抗很高，极易受到外部噪讯的影响，所以图11的电路基板图案，刻意缩短至反相输入端子（IC1的3号脚架）的导线长度，图中R3是分割容量性负载与OP增幅器输出端子的电阻，OP增幅器与微处理器之间的导线很长时，该电阻必需尽量设置在OP增幅器附近。
图11前置增幅器周边电路的pattern
描绘AGND时必需尽量降低AGND本身的阻抗，实际布线图案除了采用fullpattern之外，前置增幅器的输出入导线应用贯穿孔（throughhole）设计，使导线绕到AGND背面藉此降低AGND的阻抗。
此外包含前置增幅器在内封装模拟电路的基板背面，不可有任何数字信号（包含DGND）流通，主要目的是要防止容量结合，造成数字电路的信号变成噪讯影响模拟电路的动作。
模拟电路基板导线设计
a.OP增幅器构成的全波形整流电路patterning
图12的全波形整流电路，经常因正端（plusside）与负端（minus）gain的未整合，导致波形不均衡，所以决定gain值的电阻使用误差为±1%的金属皮膜电阻。
本电路可以使IC1b作差动动作，因此能够减缓高频时波形不均衡现象。
虽然OP增幅器采用LF412，不过可以根据设计需求，改用与OP增幅器脚架相容的LM358。
图12利用OP差动增幅器作全波整流的电路
IC1的1、2号脚架至5、6号脚架路径（route）是本电路基板主要设计重点，如图13所示如果导线绕过IC的外侧，路径会变长所以采取IC下方布线设计，正、负电源的图案导线宽度完全相同，信号则沿着箭头方向流动，二极管（diode）等整流电路则整合在基板左侧，电源导线加粗的同时接地采取fullground设计，如此一来双面电路基板就可以满足以上所有的要求。
图13利用OP差动增幅器作全波整流的电路基板图案
b.光学耦合器的基本周边导线
接着介绍封装光学耦合器（photocoupler）的电路基板分离图案设计技巧。
光学耦合器主要功能是将board或是设备之间绝缘，主要原因是为了保障各组件保证的绝缘耐压特性，因此电路基板出现所谓的分离图案设计。
图14的电路12V的输入单元与5V的输出单元就是采用分离图案设计，它使用四个编号为的PS2801-4光学耦合器。
图14使用photocoupler的电压转换电路
如图15所示为确保1次端（发光侧）与2次端（收光侧）的沿面距离，所以设计上分成表层图案与内层图案，内层图案若是fullpattern时，与一般fullpattern一样需作除料设计。
所谓沿面距离是线导体之间的指导，沿着绝缘物通行时最短距离而言，有关耐压与沿面距离，UL、VDE等各国的安全规范都有严谨的规定与说明。
（a）pattern的间隔过窄设计例 （b）pattern的间隔适当设计例
图15photocoupler正下方的1次端与2次端图案必需确实分离
I/O点数很多而且使用复数个光学耦合器的场合，必需将散热问题一并列入考虑。
图16是根据以上需求，兼具散热效果的pattern设计范例，由图可知1次端与2次端的接地共通时，利用fullpattern连接可以提高散热效果；内层有接地时可以在fullpattern设置数个via与内层接地连接。
如上所述根据1次端与2次端的电流值与散热要求，最后才能决定电阻的定额与pattern宽度。
图16兼具散热效果的pattern设计
●c.100V以上商用电源线的图案
图17是已经绝缘可输出脉冲的商用交流zerocrosspoint电路。
TLP626LED两者未点灯时，光学耦合器的光学晶体管（phototransistor）成为OFF，输出正极性的脉冲。
图17商用交流zerocrosspoint检测电路
由于商用交流的输入线相当危险，因此设计电路基板图案时必需充分考虑绝缘与安全性。
图18所示虽然R1单独一个电阻电气上动作完全相同，不过与商用交流的输入直接连接的图案变长，或是流入电阻的电压变高时，电阻的耐电压特性会出现问题，因此建议读者最好分成数个电阻。
图19的输入电压变高时，R1电力损失会以电压的二次方增加，此时必需改佣可以封装更大阻抗的电路基板图案。
图18以R1取代图17的R1-1R1-2 图18以R1取代图17的R1-1R1-2
图19加大图17的R1-1R1-2容许电力可支持大电压范围
设计图20的电路基板图案，必需考虑下列事项:
①采用fullpattern设计，组件尽量紧凑封装。
②R1等发热组件附近设置低高度R1，同时尽量远离C1。
③R1设置复数个可以封装1W，2W，3W电力阻抗的land。
图20电路基板图案最大缺点是封装2W，3W电阻时，会因为实际电阻封装情况，造成未使用的land太接近胴体部位；图21是设计变更后的电路基板图案，如此一来R1封装在任何位置，组件下方不会出现land。
图20商用交流zerocrosspoint检测电路基板图案 图21设计变更后的基板图案
d.可发挥24位分辨率的A-Dconverter周边电路基板图案
图22是由复数个24位A-Dconverter构成，具备电压测试精度与SN比最佳化，与直流甚至20kHz信号的多频道数据记录前置器（multichanneldatarecorderfrontend）电路图。
本电路亦可应用在3频数据记录器，为达成目的因此将成为ADC的转换基准的参考（reference）电源REF3125IC（以下简称为REF）当作ADC与pair使用，虽然如此设计ADC频道之间的gain误差会增大，不过复数ADC使用共通同的REF，图案的设计自由度提高，而且容易获得理想的基板布线设计。
图22复数个24位A-Dconverter构成的多频数据记录器电路
图23是从信号源一直到电源的过程中产生的接地电位差统计一览、上述电路为模拟/数字混载电路，因此接地会有模拟/数字电流流动，如果处理错误的话数字电路的return电流，会混入模拟接地变成噪讯源。
图23接地电流的种类与接地电位差的统计一览
此外各电路的电流是由电源的正极提供，再折返至供给元的负极，因此设计上利用此特性，设置return电流合流点与分歧，点使通行路径明确分隔。
初段的模拟电路（前置增幅器）根据本身的电位基准点接受信号电压，信号源与该电位基准点若与接地的同电位时，正确信号电压会传递至前置增幅器。
图23是表示电流的合流与分歧电位差。
此外ADC包含模拟/数字两种电路两者的接地之间电位若有动态变化的话，模拟单元会出现耦合（coupling）造成SN比恶化现象，所以图23的ADC直接连接在与地电位上完全相同位置。
图24是充分反映以上构想的数据记录器电路基板图案，如图所示宽幅的接地图案在ADC与OP增幅器正下方通行，它除了达成低接地阻抗化之外，还兼具对IC芯片的遮蔽（shield）效果，尤其是电路内层或是背面设有可以传输脉冲信号的图案时，通常都可以获得极佳低接地阻抗与遮蔽效果。
图24充分反映图23的构想的数据记录器电路基板图案
图25是基板背面图案，图中的补充图A又称为remotesensing手法。
虽然OP增幅器的输出部设置利用电容负载防止波动的电阻，不过只要插入包含该电阻与VrefP电位的复归loop，就能够正确将参考电压传至VrefP。
补充图B则称为Kelvin连接手法，由于OPA2346的第2与第3脚架之间会产生参考（reference）基准电压，因此直接在VrefP至VrefN之间铺设电压传输线，如此就可以防止return电流波动产生电压误差。
图25可以提供A-Dconverter良好参考电压的电路基板
宽频与高频电路基板导线设计中国穆斯林网*S3l
~:
W8b_S:
w;I
a.输入阻抗1MHz，平滑性（flatness）50MHz的OP增幅器电路基板
*u_FF.~2J_B#W6v0图26是由FET输入的高速OP增幅器OPA656构成的高输入阻抗OP增幅电路，它的gain取决于R1、R2，本电路图的电路定数为2倍。
_|_f_@\0{
H0此外为改善平滑性特别追加设置可以加大噪音gain，抑制gain-频率特性高频领域时峰值的R3。
中国穆斯林网_qj_{'i_GQ_b/\
中国穆斯林网.[_t_EW!
W/c
图26高输入阻抗的宽频OP增幅电路
中国穆斯林网/Oz4j_R#W_r'Z5a_t_g;e图27是高输入阻抗OP增幅器的电路基板图案。
降低高速OP增幅器反相输入端子与接地之间的浮游容量非常重要，所以本电路的浮游容量设计目标低于0.5pF。
中国穆斯林网_t1G_]_j8L}_~
如果上述部位附着大浮游容量的话，会成为高频领域的频率特性产生峰值的原因，严重时频率甚至会因为feedback阻抗与浮游容量，造成feedback信号的位相延迟，最后导致频率特性产生波动现象。
v_a3f5H_e:
b_G$b0中国穆斯林网?
_p;T_n/i_P'__}_c
此外高输入阻抗OP增幅器输入部位的浮游容量也逐渐成为问题，图27的电路基板图案的非反相输入端子部位无fullground设计，如果有外部噪音干扰之虞时，接地可设计成网格状（mesh）。
中国穆斯林网_x_w_~_M7Q'd_L;d
图28是根据图26制成的OP增幅器Gain－频率特性测试结果，由图可知即使接近50MHz频率特性非常平滑，-3dBcutoff频率大约是133MHz。
中国穆斯林网;K
v_k:
n'Qx_@1M
e
中国穆斯林网*}j'S_b_[q
图27高输出入阻抗OP增幅器的电路基板图案
图28根据图26制成的OP增幅器Gain－频率
b.可发挥50MHz~6GHz宽频增幅特性的电路基板图案中国穆斯林网_v_}_?
g[4L_P_a;{
图29是由单晶片微波（MMIC:
MonolithicMicrowavedevice）积体电路NBB-310（RFMicroDevices）构成的频宽50MHz～6GHz宽频高频增幅器，NBB-310高频元件采用AlGaAsHBT制程制作，因此可靠性相当高。
中国穆斯林网*i_G5N$Gu9_1__c_{1c:
k_b1V
-Vt_F_M/h#m）e0使用MMIC的增幅器时，必需搭配适合的电路基板图案阻抗与元件，例如耦合电容、高频扼流圈（choke）、线圈（coil）（以下简称为RFC）时，才能发挥元件具有的功能。
如NBB-310技术资料的记载，偏压（bias）电流只需利用电阻与RFC即可，不过本电路使用复合型电晶体构成的currentmirror电路，加上NBB-310输出脚架的直流电压Level，会随着高频输入电力Level的变化，使用上述电阻与RFC简易偏压电路的话，输入电力变时输出脚架的直流电压会降低，NBB-310可能会有过电流流动之虞，所以偏压电路使用currentmirror电路，藉此防止发生过电流现象。
中国穆斯林网#[~_k_I$f7LE7L_p_I'T
中国穆斯林网_U
f_[_w&r;H_c^W
图29频宽50MHz～6GHz宽频高频增幅器的电路
_[_ee%^_A_M']0中国穆斯林网p2m$p$V_g"D_n3i__U频率超过2～3GHz必需谨慎选择印刷电路基板的材质，基本上不可使用传统FR4玻璃环氧树脂，因此无铅且高频特性与FR4玻璃环氧树脂相同的高Tg玻璃环氧树脂使用可能性大幅增加。
一般而言高频电路通常会选用高频用低tan
的基板材质，此外为抑制周围温湿度造成高频特性变动，因此必需将基板的温湿度一併列入考虑。
图30是频宽50MHz～6GHz宽频高频增幅器的电路基板图案，如图所示microstripline上方的2个耦合电容C1、C2与C4、C5，并联设在线路端缘（edge）可以改善insertionloss与returnloss等高频特性。
中国穆斯林网@_J_D2x1j;S_b$A
_@of$d9^_t_^"c0
图30频宽50MHz～6GHz宽频高频增幅器的电路基板图案
中国穆斯林网W4Q
?
_w'a_f频率超过GHz等级时，电容器的高频特性随着厂牌出现极大差异，虽然指定厂牌对资材采购单位相当困扰，不过它是OP增幅性能上重要元件之一，重视应用性能时就不应该妥协让步。
中国穆斯林网_A$I_b（}_W
封装NBB-310的接地面必需与周围接地面分离，如此才能够防止在NBB-310接地面流动的接地电流迷走在fullground面上，这种技巧经常被应用在改善OP增幅器的绝缘特性。
中国穆斯林网_V（T_`8q_p+P
自制线圈时使用FT23-61type的troydullcore，与直径ψ0.3polyurethane，靠近NBB-310端紧密绕卷5圈，接着均匀粗绕卷10圈；如果使用市售的线圈必需透过测试寻找特性符合要求的产品，笔者认为若使用WD0200A（冈谷电机）可以充分发挥NBB-310的性能。
_D_k_V_`FAa_g5e'G0
Q_Zzg_y#]`0c.可以从直流切换成2.5GHz的RF切换电路中国穆斯林网_a_{_F_Y_s
以往RF信号切换开关大多使用PIN二极管（diode），目前GaAs与CMOS专用IC已经成为市场主流，此处以μPD5710TK为例，介绍可以切换直流～2.5GHz的宽频切换电路（图31）。
中国穆斯林网6[_j_P`_C
_u_a_V9o-Pi_F0
图31可从直流切换成2.5GHz的RF切换电路
'x__N&@:
kdC_B_s0图中的μPD5710TK采用CMOS制程制作，点线表示直流cut用电容，其它切换IC的端子偏压（bias）Level是以直流性定义，所以几乎都是用电容直流cut，不过本电路无法使用直流电。
图32是RF切换电路基板图案，图案宽度为1.8mm如此便可以成为Z0=50Ω的microstripline的传输线路，电路基板厚度t=1.0mm。
Layout基板时尽量让切换IC的的接地在附近流入背面的端子接地，如此切换控制线在端子附近强制性控制阻抗（impedance），所以没有长度与宽度等限制。
图32可从直流切换成2.5GHz的RF切换电路基板图案
为避免切换控制端子影响IC的动作，因此作业上必需谨慎处理。
图31的电容C1、C2与接地作交流性连接，可以降低电容对连接控制电路与电源图案的影响（图案成为等价性线圈，图案长度与频率关系的阻抗，从0到无限大巨大变动）。
此外电容本身具备共振频率，所以本电路采用高自我共振频率与高定数电容，晶片电容一般都在100pF～1000pF左右。
d.4GHzVCO的电路基板图案
'p.e_K___\/M&Y_o!
v4g0图33是4GHz为中心可作500MHz宽频振荡的VCO（VoltageControlledOscillator）电路，外观上看似可洱必兹基本电路，不过却无可洱必兹电路必要的C-C-L结构，然而本电路却显示负性阻抗而且还可以作振荡动作，一般的VCO为了要减轻负载，通常都会设置缓冲器（buffer），不过本电路50Ω负载时仍拥有良好的负性阻抗，所以直接连接至50Ω传输线路。
中国穆斯林网%v/w_g）t_?
N:
r_C5U_?
{_i:
}m0
图334GHz为中心可作500MHz宽频振荡的VCO电路
）L%U_d_x?
_W*K7B_D0图34是电路基板图案。
VCO的基板图案重点必需考虑决定振荡频率的元件，以及振荡电晶体的电流流动特性，依此才能设计最短的图案长度。
如上所述电路50Ω负载时显示良好的负性阻抗，所以输出直接连接至Z0=50Ω的microstripline的传输线路，此外控制电压端子Vr利用外部PLL电路以模拟电压控制，所以用C7作高频性降至ground，避免受到电路基板布线的影响。
图344GHz为中心可作500MHz宽频振荡的VCO电路基板图案
_h$a（S+h9@_D$n_W0b0Q1、L6、L4、D1决定振荡频率，所以设计图案时必需考虑贯穿这些元件的电路电流路径。
图34中的虚线表示电路电流路径。
接地采用viahole连接到L2，虽然这种连接方式属于fullground不过路径却非常短，此外viahole设计必需避免产生额外的阻抗。
;H_M$r_Z!
F_l04GHz的频率在真空中的1个波长为75mm，在印刷电路板上的波长比真空中更短，会有所谓的电路板上缩短率，加上电气上的长度只有该波长的1/2，几乎是可以忽略的长度，结果造成图案之间的距离变得非常短，所以必需尽量选用小型元件，设计电路基板图案时必需动作频率列为最优先考虑。
照片2是本电路使用的SAM连接器外观，它是Johnsoncomponents公司开发的Endlaunchconnector。
对microstripline而言，SAM的中心导体尺寸非常小，因此可以达成无阻抗暴增之虞的传输特性。
图35是SAM连接器的电路基板图案，以及中心导体尺寸与基板厚度为1.2mm时的microstripline宽度。
照片2SAM连接器的外观 图35照片2SAM连接器的footpattern
Audio电路大多采用单点接地（图36），类似RF电路的单点接地导线会成为电感器（inductance），使得各元件的接地端子之间电位变得非常不稳定，所以基板图案采用fullground设计，利用基板的背面与内层形成所谓的
升级会员 