数电多功能电子琴实验论文.docx
《数电多功能电子琴实验论文.docx》由会员分享，可在线阅读，更多相关《数电多功能电子琴实验论文.docx（26页珍藏版）》请在冰豆网上搜索。
数电多功能电子琴实验论文
数字电路系统自主设计论文
题目
多功能电子琴的设计与实现
学院
电子学院
专业
电子信息工程
班级
学号
学生姓名
指导教师
完成日期
摘要
电子琴属于电子乐器，发音音量可以自由调节。
音域较宽，和声丰富，甚至可以演奏出一个管弦乐队的效果，表现力极其丰富。
传统电子琴的结构较为复杂，音源是由晶体管产生的电振动，并通过音色回路而产生各种音色；同时由周波数调制产生颤音效果，由振幅调制产生各种乐器的音效。
本设计用纯数字方式，利用EDA技术，以QUARTUSII为设计平台，基于FPGA来实现电子琴的功能，并在此基础上拓展产生丰富多彩而又实用的功能。
除了可以进行基本的弹奏之外，还可以播放指定的乐曲，并可对弹奏或播放的乐曲进行全保真录音。
本设计主要由三大模块组成，即弹奏模块、播放模块及录音模块。
每个模块又可细分为若干小模块，其中电子琴主控模块是本设计的核心，它将输入的音符转化为对应的发音频率以驱动蜂鸣器发出预期的声音。
本设计实现的功能为：
（1）通过选择控制开关来决定电子琴的工作状态，即演奏状态，自动播放状态或录音状态
（2）选择弹奏状态时用按键来实现音符的输入。
（3）对发音每个音符显示其中高、低、音及对应的音符。
由于该设计完全以数字方式基于硬件来实现，故稳定性高，外围电路简单，具有实用价值。
目录
1引言
1.1本课题的设计背景……………………………………………………………………2
1.2本课题的主要设计内容及意义………………………………………………………4
2多功能电子琴的总体设计
2.1系统的功能与指标……………………………………………………………………5
2.2实现方案论证（至少2个方案，给出系统框图）…………………………………5
3多功能电子琴的设计与仿真
3.1电子琴主控模块PIANO_B的设计与仿真……………………………………………9
3.2琴键编码器MCD及弹奏模块的设计与仿真………………………………………12
3.3乐曲自动演奏电路模块的设计与仿真………………………………………………13
3.4录音模块的设计与仿真………………………………………………………………15
3.5多功能电子琴的顶层设计……………………………………………………………16
4多功能电子琴的FPGA验证………………………………………………………………19
4.1QUARTUSII开发流程…………………………………………………………………19
4.2FPGA简介………………………………………………………………………………19
4.3硬件测设…………………………………………………………………………………21
1引言
1.1本课题的设计背景
PLD（可编程逻辑器件）是数字集成系统逻辑器件，一种数字集成电路的半成品，在其芯片上按一定排列方式集成了大量的门和触发器等基本逻辑元件，使用者可利用某种开发工具对其进行加工，即按设计要求将这些片内的元件连接起来，使之完成某个逻辑电路或系统的功能，成为一个可在实际电子系统中使用的专用集成电路。
PLD的出现使数字系统的设计方法发生了崭新的变化。
传统的系统设计方法采用SSI和MSI标准通用器件以对电子电路进行设计，由于器件的种类、数量多且连接复杂，因而造成系统体积大、可靠性差。
采用PLD设计系统后，可利用EDA工具来完成,极大地提高了设计效率和设计灵活性。
近年来，PLD和EDA技术相互促进，使得PLD已在计算机硬件、工业控制、智能仪器、家用电器等领域得到广泛应用，成为电子产品设计变革的主流器件。
目前具有竞争力的电子产品，多数都采用了PLD，而PLD的设计与改进必须借助EDA工具，因此掌握PLD和EDA技术已成为当今硬件系统设计者的重要任务。
当今社会是数字化的社会，是数字集成电路广泛应用的社会，数字集成电路本身在不断地进行更新换代。
它由早期的电子管、晶体管、小中规模集成电路，发展到超大规模集成电路（VLSCI，几万门以上）以及许多具有特定功能的专用集成电路。
但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。
系统设计师们更愿意自己设计专用集成电路（ASIC）芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASCI芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件（FPLD），其中应用最广泛的当属现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。
大规模可编程逻辑器件CPDL和FGPA是当今应用最广泛的两类可编程专用集成电路，电子设计工程师利用它可以在办公室或实验室里设计出所需的专用集成电路，从而大大缩短产品的上市时间，降低了开发成本。
此外，可编程逻辑器件还具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以象软件一样通过编程来修改，这样就极大的提高了电子系统设计的灵活性和通用性。
由于具备上述两方面的特点，CPLD和FPAG受到了世界范围内广大电子设计工程师们的普遍欢迎，应用日益广泛。
目前已有单片可用门数超过数百万门、工作频率可达500MHZ以上的可编程ASCI芯片问世，由于工艺和结构的不断改进，可编程ASCI芯片上包含的资源越来越丰富，可实现的功能越来越强，他们已成为当今实现电子系统集成化的重要手段。
当前PLD主要向两个方向发展：
CPLD和FPGA。
而随着近年来半导体技术的飞速发展,现代高密度现场可编程逻辑器件FPGA，其设计性能及性价比已能够与掩膜ASIC抗衡，这极大地提高了FPGA在此领域的竞争力。
可编程器件制造厂家可按照一定的规格以通用器件大量生产，用户可按通用器件从市场上选购，然后按自己的要求通过编程实现专用集成电路的功能。
因此，对于集成电路制造技术与世界先进的集成电路制造技术尚有一定差距的我国，开发具有自主知识产权的专用集成电路，已成为相关专业人员的重要任务。
按用户需要，面向特定用途而专门设计制作的集成电路。
大量生产并标准化的通用集成电路一般不能满足全部用户的需要，研制新的电子系统常需各种具有特殊功能或特殊技术指标的集成电路。
定制集成电路是解决这个问题的重要途径之一，是集成电路发展的一个重要方面。
按制作方式可分为全定制集成电路和半定制集成电路。
全定制集成电路是按照预期功能和技术指标而专门设计制成的集成电路，制造周期长、成本高，制成后不易修改，但性能比较理想，芯片面积小，集成度高。
半定制集成电路制法很多，其中的门阵列法是先将标准电路单元如门电路加工成半成品（门阵列、门海等），然后按用户的技术要求进行设计，将芯片上的各标准电路单元连成各种功能电路，进而连成所要的大规模集成电路。
采用此法，从预制的半成品母片出发，借助计算机辅助设计系统，只须完成一、两块连线用的掩膜版再进行后工序加工，即可得到预期的电路。
因此研制周期大大缩短、成本降低、修改设计方便，宜于大批量生产。
缺点是芯片面积利用率低，性能不如全定制集成电路。
FPGA是英文FieldProgrammableGateArray的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
1.2集成电路的国内外发展现状
集成电路和软件是信息社会经济发展的基石和核心。
正如美国工程技术界最近评出20世纪世界20项最伟大工程技术成就中第五项电子技术时提到“从真空管到半导体、集成电路，已成为当代各行各业智能工作的基石。
”集成电路是最能体现知识经济特征的典型产品之一。
目前，以集成电路为基础的电子信息产业已成为世界第一大产业。
随着集成电路技术的发展，整机与元器件之间的明确界限被突破，集成电路不仅成为现代产业和科学技术的基础，而且正创造着代表信息时代的硅文化。
30多年来，集成电路市场成长迅速，基本上是一条指数发展规律。
随着科学技术的进步，集成电路在电子产品销售额中所占的份额逐年提高。
目前，集成电路在整机中的应用，以计算机（PC）最大，通讯次之，第三位是消费类电子。
集成电路已进入超深亚微米时代，集成电路的发展仍以继续追求高频、高速、高集成度、多功能、低功耗为目标：
器件的特征尺寸继续缩小；集成电路与其它学科结合诞生新的技术和产业增长点；新材料、新结构、新器件不断涌现。
不断提高性价比是集成电路产品迅速发展的动力。
1.3本课题的主要研究内容及意义
电子琴通过电路控制实现了弹奏功能，各种乐器声音的模拟功能，以及像弹奏音乐录制，播放现成音乐，为弹奏者提供节拍等附属功能，由于其价格低，功能多的特点，在市场上独具吸引力，而电子琴本身也已发展成为一种乐器，使其地位进一步稳固。
本实验就是在这一背景下诞生的，利用EDA技术，即以大规模可编程逻辑器件FPGA为设计载体，以计算机，FPGA的开发软件QUARTUSII及实验开发系统为设计工具，将各种功能模块进行整合设计完成电路原理图设计以及随后的硬件系统的逻辑编译，逻辑仿真，直至完成对目标芯片FPGA适配编译、逻辑映射、编程下载等工作，最终实现简易电子琴的设计。
本实验所做的工作主要有以下几个方面：
（1）根据所设计的产品的功能要求，设计简易电子琴的模型，得到系统
框架，明确系统任务。
将系统划分成规模大小合适多个子系统，便于电路级的设计。
（2）熟练掌握QUARTUSII软件使用和熟悉数字电路实验箱所需模块。
（3）利用数字电路的设计平台对每个功能模块进行设计，之后进行衔接与封装。
（4）主要系统设计完毕后进行逻辑编译，逻辑仿真。
（5）在FPGA实验箱上下载验证所设计的简易电子琴的功能，进行相应的测试和查错，直至完成对目标芯片FPGA适配编译、逻辑映射、编程下载等工作。
通过以上步骤，就可以设计出电子琴专用集成芯片，在本设计中即实现了对电子琴专用电路的设计。
用户可以利用此种方法，在EDA的设计平台上，实现想实现的电子产品。
2.电子琴的总体设计
2.1电子琴的功能要求
本实验所设计的电子琴有以下功能：
（1）能弹奏高中低三个音域上的七个音符
（2）能播放名曲“梁祝”
（3）能即时录制所弹音乐并放音
2.2电子琴的整体方案设计
为了实现如上要求的电子琴设计，设计了如下图2-1所示的系统总体框图。
电子琴控制模块分为两个子模块，一是功能控制模块，用来控制电子琴的弹奏，放音，录音功能的切换选择，二是发音模块，这也是电子琴的主控模块，主要用来驱动数码管显示和蜂鸣器发音；显示模块包括实验箱上的LED数码管显示和蜂鸣器发音系统
2.3基于AT89C51单片机的电子琴
电子琴以AT89C51单片机为控制中心，由键盘模块、声音输出模块等模块组成。
电路原理图如下：
对于系统板硬件连线，可以把“单片机系统”区域中的P1.0端口用导线连接到“音频放大模块”区域中的SPKIN端口上，把“单片机系统“区域中的P3.0－P3.7端口用8芯排线连接到“4X4行列式键盘”区域中的C1－C4R1－R4端口上。
一首音乐是许多不同的音阶组成的，而每个音阶对应着不同的频率，这样就可以利用不同的频率的组合，即可构成想要的音乐，对于单片机来产生不同的频率非常方便，可以利用单片机的定时/计数器T0来产生这样方波频率信号，因此，只要把一首歌曲的音阶对应频率关系弄正确即可。
现在以单片机12MHZ晶振为例，例出高中低音符与单片机计数T0相关的计数值如下表所示
为这个音符建立一个表格，有助于单片机通过查表的方式来获得相应的数据
低音0－19之间，中音在20－39之间，高音在40－59之间
TABLE:
DW0,63628,63835,64021,64103,64260,64400,64524,0,0
DW0,63731,63928,0,64185,64331,64463,0,0,0
DW0,64580,64684,64777,64820,64898,64968,65030,0,0
DW0,64633,64732,0,64860,64934,64994,0,0,0
DW0,65058,65110,65157,65178,65217,65252,65283,0,0
DW0,65085,65134,0,65198,65235,65268,0,0,0
DW0
另外，关于音乐的音拍，一个节拍为单位（C调），所示如下：
曲调值DELAY曲调值DELAY
调4/4125ms调4/462ms
调3/4187ms调3/494ms
调2/4250ms调2/4125ms
对于不同的曲调也可以用单片机的另外一个定时/计数器来完成。
在这个程序中用到了两个定时/计数器来完成的。
其中T0用来产生音符频率，T1用来产生音拍。
2.4单片机实现方案的比较
与FPGA设计的电子琴一样，用AT89C51单片机为控制核心设计的电子琴能够完成演奏功能，且成本较FPGA低些。
但是，FPGA设计的电子琴比单片机电子琴更优异之处在于其电路更加简单，仅仅一块芯片即可在实验箱上实现，精度高、体积小、外围电路简单。
而单片机芯片所接的外围电路都必须设计制作，费时费事。
得益于这种简单的电路，简易电子琴的开发难度和次品几率都大大降低，具有更优良的实用性。
3多功能电子琴的设计与仿真
3.1电子琴主控模块PIANO_B的设计与仿真
电子琴主控模块PIANO_B内部电路结构如图所示。
来自MCD的AD[4..0]作为地址信号进入音符储存器ROM：
TONE_TABLE。
主要过程如下：
当按琴键后，产生的数据经编码器获得一个编码，即地址值AD[4..0]。
根据此地址，ROM模块输出一个对应既定音符的11位二进制数据q[10..0]。
此数据被自动加载与计数器中，并成为对LDCNT11的输入时钟CLK的一个分频控制值。
因此COUT得频率及驱动蜂鸣器发出的声音完全可以与键盘的输入码所对应的信号频率对应。
从而实现了用琴键控制蜂鸣器发出对应音符的功能。
CNT5B与右侧的6输入与门及两个反相器的功能是构成一个分频器，将输入的20MHz频率除以10，得到一个1MHz的信号输入LDCNT11中。
再由其根据输入的预置数q[10..0]进行分频，直到产生希望的音符振荡频率。
CNT5B的内部电路如下图所示：
11位二进制可预置型计数器LDCNT11的设计
此部件是电子琴电路的一个重要组成，它决定了电子琴所发音符频率的精度。
LDCNT11由三个74191构成。
输出的COUT是计数器的溢出进位。
其有两个功能：
（1）作为反馈信号，接LD,对计数器的预置数加载进行控制，使计数器能自动加载，达到可控制型分频器的目的。
（2）作为蜂鸣器发声的驱动信号。
LPM_ROM型音符预置数存储器设置
调用LPM宏模块配置该ROM。
后生成PIANO_B模块的symbol:
3.2琴键编码器MCD及弹奏模块的设计
用VHDL语言表述MCD的真值表，其有两个输入口，8度音选择S[2..0],以及琴键输入FIN[6..0]。
其对应的CASE语句表述为：
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYMCDIS
PORT（FIN:
INSTD_LOGIC_VECTOR（6DOWNTO0）;
SLT:
INSTD_LOGIC_VECTOR（2DOWNTO0）;
CODE:
OUTSTD_LOGIC_VECTOR（4DOWNTO0））;
END;
ARCHITECTUREoneofMCDIS
SIGNALCD:
STD_LOGIC_VECTOR（9DOWNTO0）;
BEGIN
CD<=SLT&FIN;
PROCESS（CD）
BEGIN
CASECDIS
WHEN"0000000000"=>CODE<="00000";
WHEN"1000000001"=>CODE<="00001";
WHEN"1000000010"=>CODE<="00010";
WHEN"1000000100"=>CODE<="00011";
WHEN"1000001000"=>CODE<="00100";
WHEN"1000010000"=>CODE<="00101";
WHEN"1000100000"=>CODE<="00110";
WHEN"1001000000"=>CODE<="00111";
WHEN"0100000001"=>CODE<="01000";
WHEN"0100000010"=>CODE<="01001";
WHEN"0100000100"=>CODE<="01010";
WHEN"0100001000"=>CODE<="01011";
WHEN"0100010000"=>CODE<="01100";
WHEN"0100100000"=>CODE<="01101";
WHEN"0101000000"=>CODE<="01110";
WHEN"0010000001"=>CODE<="01111";
WHEN"0010000010"=>CODE<="10000";
WHEN"0010000100"=>CODE<="10001";
WHEN"0010001000"=>CODE<="10010";
WHEN"0010010000"=>CODE<="10011";
WHEN"0010100000"=>CODE<="10100";
WHEN"0011000000"=>CODE<="10101";
WHENOTHERS=>CODE<="00000";
ENDCASE;
ENDPROCESS;
END;
以上模块构成了本设计中的演奏模块，其设计电路及仿真波形如下：
3.3乐曲自动演奏电路的设计
有了以上的电子琴主控电路模块,完成乐曲自动演奏就比较简单了只要有一个电路模块能自动为TONE_TABLE的ROM地址口提供与乐谱对应的地址，如要发出高音四时提供地址01101，就解决了乐曲发声的问题；而利用一个适当的频率控制ROM的地址锁存时钟CLK4HZ，就解决了节拍的问题。
所以为PIANO_B配一个负责节拍的时钟信号发生器和一个乐谱存储器是解决问题的关键。
在此，只要控制了ROM模块TONE_TABLE的地址锁存时钟就控制了这个乐曲的演奏节拍。
因此，除了获得乐曲节拍的控制时钟外，还需要设计两个模块，与主控模块TONE_TABLE结合才能实现所需要的功能，这两模块分别为：
1.乐谱码存储ROM。
2.该ROM的地址信号发生器，即一个与ROM的存储单元对应的计数器。
此处的演奏乐曲为“梁祝”，根据其mif文件，共有139个节拍，故需要一个139进制的计数器来产生地址信号。
此处，ROM元件名为RSYM_TABLE。
其地址线宽为8，有256个存储单元。
调用LPM宏模块，并把乐谱码文件Liangzhu,mif配置给此ROM。
该自动演奏电路的顶层设计为：
其中RSYM_TABLE的配置文件的设置界面为：
3.4录音模块的设计与仿真
要实现录音，主要是要讲先前播放产生的音符信息给记录下来，于是想起用RAM来实现，同时录音结束后还可以对所录的乐曲播放。
根据乐谱码的字宽选用8位地址线，字宽为5位的RAM，并配置好对应的地址发生计数器。
总体设计为：
其中74244为输入缓冲器。
WREN为写入允许端，D[4..0]及Q[4..0]分别为5位数据输入和输出总线口，inclock为数据输入锁存时钟，inclocken为时钟的使能控制线，高电平有效。
LRAM的配置文件及生成的symbol为：
3.5多功能电子琴的顶层设计
三大主要模块设计好之后，只需用适当的控制模块将各个模块整合起来即可完成设计。
首先要用到多路选择器，以控制电子琴的工作状态。
其设计用VHDL实现：
Libraryieee;
useieee.std_logic_1164.all;
entityMULSELECTis
port（A1,A0:
instd_logic_vector（4downto0）;
M:
instd_logic;
BOUT:
outstd_logic_vector（4downto0））;
end;
architectureoneofMULSELECTis
begin
process（M）
begin
caseMis
when'0'=>BOUT<=A0;
when'1'=>BOUT<=A1;
whenothers=>NULL;
endcase;
endprocess;
end;
多路选择器的symbol文件
通过MULSELECT对各模块进行选择控制，便可实现多功能电子琴，其顶层设计为：
仿真测试结果：
最后将顶层电路优化，得到：
此文件的编译报告
从报告中可以看到使用逻辑单元及占用内存单元的基本情况。
采用目标芯片为Altera公司的CycloneII系列EP2C8Q208C8芯片。
4多功能电子琴的FPGA验证
4.1QUARTUSII开发流程
QUARTUSII是Altera提供的FPGA/CPLD开发集成环境，是EDA的工具平台，是前一代FPGA/CPLD集成开发环境MAX+plusII的更新换代产品，其界面友好，使用便捷。
图中所示的是QuartusII编译设计主控界面，它显示了QuartusII自动设计的各主要处理环节和设计流程，包括设计输入编辑、设计分析与综合、适配、编程文件汇编（装配）、时序参数提取以及编程下载几个步骤。
下排的流程框图，是与上面的QuartusII设计流程相对照的标准的EDA开发流程。
4.2FPGA简介
4.2.1FPGA概述
FPGA是现场可编程门阵列（FieldProgrammableGgteArray）简称。
FPGA器件及其开发系统是开发大规模数字集成电路的新技术。
它利用计算机辅助设计，绘制出实现用户逻辑的原理图、布尔方程或用硬件描述语言等方式作为设计输入；然后经一系列转换程序、自动布局布线、模拟仿真的过程；最后生成FPGA器件的配置文件，用于对FPGA器件初始化。
这样就实现了满足用户要求的专用集成电路，真正达到了用户自行设计、自行研制和自行生产集成电路的目的。
概括地说，FPGA器件具有下列优点：
高密度、高速率、系列化、标准化、小型化、多功能、低功耗、低成本，设计灵活方便，可无限次反复编程，并可现场调试验证。
结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。
在高可靠应用领域，不会存在复位不可靠和可能跑飞等问题。
使用FPGA期间，一般可在几天到几周内完成一个电子系统的设计和制作，大大缩短研制周期，达到快速上市和进一步降低成本的要求。
FGPA/CPLD经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。
比较典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPDL器件系列，
升级会员 