数字电子钟设计方案.docx

数字电子钟设计方案.docx

《数字电子钟设计方案.docx》由会员分享，可在线阅读，更多相关《数字电子钟设计方案.docx（8页珍藏版）》请在冰豆网上搜索。

数字电子钟设计方案

时间：

2021.03.02

创作：

欧阳数

数字电子钟设计方案

数字计时器的设计思想

要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。

而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。

经过分频器输出的秒脉冲信号到计数器中进行计数。

由于计时的规律是：

60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。

各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。

值得注意的是：

任何记时装置都有误差，因此应考虑校准时间电路。

校时电路一般采用自动快速调整和手动调整“自动快速调整”可利用分频器输出的不同频率的脉冲使显示时间自动迅速调整时间。

“手动调整”可利用手动的节拍调准显示时间。

数字电子钟组成框图

数字钟的组成框图如图1.1所示分别由显示电路，译码电路，计数器，校时电路，和脉冲产生的分频器及振荡器。

图1.1数字钟的一般构成框图

单元电路设计及元器件参数选择

秒信号电路

它是数字电子钟的核心部分，它的精度和稳定度决定于数字中的质量.通常晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。

多谐振荡器电路与分频电路如图1.2所示。

多谐振荡器与分频电路为计数器提供计数脉冲和为计数器提供校时脉冲。

图1.2多谐振荡器电路与分频电路

f=1/0.7（Rw+2R）C

多谐振荡器的频率设计为2Hz，R为50kΩC为4.7μF。

f=1/0.7（Rw+2R）C=1/0.7（50+2*51）*103*4.7*10-6≈2Hz

调节电位器Rw，使多谐振荡器产生频率为2Hz的方波信号。

多谐振荡器产生的2Hz脉冲信号经过CD4013组成的分频器，进行2分频，输出1Hz的秒脉冲为计数器的计数脉冲。

555定时器的引脚图如图1.3所示。

图1.3555定时器引脚图

D触发器CD4013的引脚图如图1.4所示

图1.4CD4013引脚图

时、分、秒计数器

秒信号经秒计数器、分计数器、时计数器之后。

分别得到显示电路，以便实现用数字显示时、分、秒的要求。

“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。

要实现这一要求，可选用的中规模集成计数器较多，这里推荐74LS160或74LS161。

a.六十进制计数器，它由两块中规模集成十进制计数器74LS161，一块组成十进制，另一块组成六进制。

组合起来就构成六十进制计数器，如图1.5所示六十进制计数器。

图1.5两块74LS160构成的六十进制计数器

b.二十四进制计数器。

它由两块中规模集成十进制计数器74LS160构成。

当高位出现0010状态，低位为0100状态，即计到第24个来自“分”计数器的进位信号时，产生反馈清零信号，如图1.6所示为二十四进制计数器。

图1.6两块74LS160构成的二十四进制计数器

译码显示电路

选用器件时应当注意译码器和显示器件相互配合。

一是驱动功率要足够大，二是逻辑电平要匹配

秒计数器、分计数器、和时计数器的计数分别输送给各自的显示译码器CD4511，在数送给各自的数码管，显示出时、分、秒的计时。

电路如图1.7所示为计数、译码显示电路。

1.7计数、译码显示电路

1.3.4校时电路

在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。

置开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。

校时电路如图1.12所示为校时电路。

由与非门和二个开关组成，实现对“时”、“分”的校准。

1.12校时电路

当校时开关K1、K2扳到A端时，校时的2Hz脉冲输送到时计数器和分计数器个位的CP端，进行时计数器和分计数器“时”、“分”的校准。

当校时开关K1、K2扳到B端时，时计数器和分计数器的进位脉冲输送到时计数器和分计数器个位的CP端，时钟正常计时。

1.3.5总体电路

数字钟以成为人们常生活中数字电子钟一般由振荡器，分频器，译码器，显示器等部分组成。

数字钟的应用非常广泛，应用于人家庭以及车站。

码头。

剧场，办公室等公共场所，给人们的生活，学习，工作，娱乐带来极大的方便，由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确，性能稳定，携带方便等特点，它还用于计时，自动报时及自动控制等各个领域。

尽管目前市场上以有现成数字钟集成电路芯片，价格便宜这些都是数字电路中最基本的，应用最广的电路。

数字电子钟的基本逻辑功能框图如下：

它是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。

他的计时装置的周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能。

因此，一个基本数字钟主要由五部分组成。

1555定时器原理：

晶体震荡器的作用是产生时间标准信号。

数字钟的精度，主要取决于时间标准信号的频率及其稳定度。

因此，一般用石英震荡器经过分得到。

双极型555定时器由电阻分压器、比较器、基本RS触发器、双极型三极管T和输出缓冲器组成。

2计数器原理：

有了时间标准：

“秒”信号后，就可以根据60秒为1分，60分为1小时，24小时为一天的计数周期，分别组成两个60进制，一个24进制的计数器。

将这些计数器适当连接，就可以够成秒，分时的计数器，实现计时功能。

CD4518是一个同步加法计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}.该CD4518计数器是单路系列脉冲输入4路BCD码信号输出。

分别由CD4518组成60进制和24进制实现秒，分，时的正常计数。

3译码和数码显示电路原理：

译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。

显示器件选用LED七段数码管。

在译码及数码显示电路输出信号的驱动下，显示出清晰直观的数字符号。

CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点：

具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。

可直接驱动LED显示器。

4校时电路原理：

实际的数字钟电路由于秒信号的精确性和不可能做到完全准确无误，加之电路中其他原因，数字钟总会产生其他原因，数字钟总会产生走时误差的现象，因此，电路中就应该有校准时间的功能的电路。

CD4011为两输入与非门集成电路，校时电路由与非门组成当校时开关K1、K2扳到A端时，校时的2Hz脉冲输送到时计数器和分计数器个位的CP端，进行时计数器和分计数器“时”、“分”的校准。

当校时开关K1、K2扳到B端时，时计数器和分计数器的进位脉冲输送到时计数器和分计数器个位的CP端，时钟正常计时。

如图1.13所示为电子钟整体电路。

图1.13数字电子钟电路

1.4安装与调试

1首先调试多谐振荡器。

用示波器观察多谐振荡器输出波形，确定多谐振荡器是否正常工作，振荡频率是否是2Hz。

调节电位器Rw，使多谐振荡器产生频率为2Hz的方波信号。

2调试分频器。

用示波器观察分频器输出波形，确定信号频率是否是1Hz。

3调试计数、译码显示电路。

将秒信号输送给秒计数器、分计数器、和时计数器，观察各计数器是否工作正常。

4调试校时电路。

观察校时电路是否起到校时作用。

5整体调试。

各部分电路连接起来，观察电子钟是否正常工作。

数制

日常生活中，最常用的进位数制是十进制。

而在数字系统中，多采用二进制数，有时也采用八进制数或十六进制数。

电子钟设计用到的计数器只识别二进制数，因此这一节对数制进行说明。

十进制

十进制特点是“逢十进一”，有0，1，2，3，4，5，6，7，8，9十个数码。

一个数的大小决定于数码的位置，即数位。

例如十进制数1995可写成展开式：

1995=1*103+9*102+9*101+5*100

二进制

二进制数的特点是“逢二进一”，只有0，1两个数码。

从二进制数的特点可以看到它具有的优点。

第一，只有两个数码，只需反映两种状态的元件就可表示一位数。

因此，构成二进制数电路的基本单元结构简单。

第二，储存和传递可靠。

第三，运算简便，所以在计算机中都使用二进制数。

十六进制

用二进制表示一个较大的数，位数太多，书写和阅读均不方便，因此在计算机中还常常使用十六进制数。

十六进制的特点是“逢十六进一”，有0-9，A-F这16个数码。

主要元件介绍

芯片

CD4511原理：

CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点：

具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。

可直接驱动LED显示器。

CD4511引脚功能：

BI：

4脚是消隐输入控制端，当BI=0时，不管其它输入端状态是怎么样的，七段数码管都会处于消隐也就是不显示的状态。

LE：

锁定控制端，当LE=0时，允许译码输出。

LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。

LT：

3脚是测试信号的输入端，当BI=1，LT=0时，译码输出全为1，不管输入DCBA状态如何，七段均发亮全部显示。

它主要用来检测数7段码管是否有物理损坏。

A1、A2、A3、A4、为8421BCD码输入端。

a、b、c、d、e、f、g：

为译码输出端，输出为高电平1有效。

CD4511的里面有上拉电阻，可直接或者接一个电阻与七段数码管接口

如图2.1所示为CD4511引脚图

图2.1CD4511引脚图

芯片

CD4518原理：

CD4518是一个同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}.该CD4518计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚～6脚；{11}脚～{14}脚）。

CD4518控制功能：

CD4518有两个时钟输入端CP和EN若用时钟上升沿触发信号由CP输入此时EN端为高电平

（1）若用时钟下降沿触发信号由EN输入此时CP端为低吨平（0）同时复位端Cr也保持低电平（0）只有满足了这些条件时电路才会处于计数状态.否则没办法工作。

将数片CD4518串行级联时，尽管每片CD4518属并行计数，但就整体而言已变成串行计数了。

需要指出，CD4518未设置进位端，但可利用Q4做输出端。

有人误将第一级的Q4端接到第二级的CP端，结果发现计数变成“逢八进一”了。

原因在于Q4是在CP8作用下产生正跳变的，其上升沿不能作进位脉冲，只有其下降沿才是“逢十进一”的进位信号。

正确接法应是将低位的Q4端接高位的EN端，高位计数器的CP端接USS。

CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器组成。

CD4518引脚功能（管脚功能）：

1CP、2CP：

时钟输入端。

1CR、2CR：

清除端。

1EN、2EN：

计数允许控制端。

1Q0～1Q3：

计数器输出端。

2Q0～2Q3：

计数器输出端。

Vdd：

正电源。

Vss：

地。

如图2.2所示为CD4518引脚图

图2.2CD4518引脚图

CD4011芯片

CD4011原理：

CD4011为两输入与非门集成电路。

当两输入短有一个输入为0，输出就为0。

只有当输入均为1时，输出才为1。

CD4011引脚功能：

AB:

与非门的两个输入端。

Y：

与非门的输出端。

VDD：

高电平。

GND：

低电平。

如图2.3为CD4011引脚图。

图2.3CD4011引脚图

芯片

在电子技术中，N/2（N为奇数）分频电路有着重要的应用，对一个特定的输入频率，要经N/2分频后才能得到所需要的输出，这就要求电路具有N/2的非整数倍的分频功能。

CD4013是双D触发器，在以CD4013为主组成的若干个二分频电路的基础上，加上异或门等反馈控制，即可很方便地组成N/2分频电路。

　　从以上几个N/2分频电路可