计算机组成原理试题.docx
《计算机组成原理试题.docx》由会员分享，可在线阅读，更多相关《计算机组成原理试题.docx（11页珍藏版）》请在冰豆网上搜索。
计算机组成原理试题
2016年度《计算机组成原理》复习
一、选择题
1.______表示法主要用于表示浮点数中的阶码。
|
A）原码B）补码C）反码D）移码
2、完整的计算机系统应包括______。
A）运算器、存储器、控制器B）外部设备和主机
C）配套的硬件设备和软件系统D）主机和实用程序
…
3、下列有关运算器的描述中，______是正确的。
A）只做算术运算，不做逻辑运算B）只做加法
C）能暂时存放运算结果D）既做算术运算，又做逻辑运算
、
4、用某个寄存器中操作数的寻址方式称为______寻址。
A）直接B）间接C）寄存器直接D）寄存器间接
5、主存贮器和CPU之间增加cache的目的是____。
A）解决CPU和主存之间的速度匹配问题
￥
B）扩大主存贮器容量
C）扩大CPU中通用寄存器的数量
D）既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
6、以下四种类型指令中，执行时间最长的是________。
；
A）RR型指令B）RS型指令C）SS型指令D）程序控制指令
7、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用_____来规定。
A）主存中读取一个数据字的最长时间
B）主存中读取一个指令字的最短时间
》
C）主存中写入一个数据字的平均时间
D）主存中读取一个数据字的平均时间
9、加法器采用先行进位的目的是_________。
A）提高加法器的速度B）增加有效位数
%
C）优化加法器的结构D）增强加法器的功能
10、运算器虽有许多部件组成，但核心部分是＿＿＿＿。
A）数据总线B）算术逻辑单元C）多路开关D）通用寄存器
11、指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现____。
A）堆栈寻址B）程序的条件转移
C）程序的无条件转移D）程序的条件转移或无条件转移
14、若RAM中每个存储单元为16位，则下面所述正确的是_________。
》
A）地址线也是16位B）地址线与16无关
C）地址线与16有关D）地址线不得少于16位
15、磁盘驱动器向盘片磁层记录数据时采用_______方式写入。
A）并行B）串行C）并行-串行D）串行-并行（读）
16、若一台计算机的字长为4个字节，则表明机器__________。
A）能处理的数值最大为4位十进制数
B）能处理的数值最多由4位二进制数组成
C）在CPU中能够作为一个整体处理32位的二进制代码
D）在CPU中运算的结果最大为2的32次方
18、在总线系统的计数器定时查询方式下，若计数从上一次中止点开始，则_______
A）设备号小的优先级高B）设备号大的优先级高
C）每个设备的使用总线的机会相等D）以上都不对
）
19、在三种集中式总线仲裁中，独立请求方式响应时间最快，但它是以＿＿＿＿为代价的。
A）增加仲裁器开销B）增加控制线数
C）增加仲裁器开销和控制线数D）增加总线占用时间
！
二、填空题（每空1分，共20分）
1、主存储器的性能指标主要是存储容量、存取时间__、存储周期和存储器带宽。
2、机器码有四种表示方式，分别为__原码_、__反码_、_补码__和___移码______。
3、Cache是一种_高速缓存_存储器，是为了解决CPU和主存之间___速度___不匹配而采用的一项重要硬件技术。
{
4、补码加减法中，_符号位_作为数的一部分参与运算，__超过2n+1_的进位_要丢掉。
5、动态随机存储器DRAM的刷新方式一般有_集中式__和____分散式_____两种。
6、总线的基本特性包括__物理特性_、__功能特性_、电气特性和时间特性。
7、微命令编码采用的表示有三种：
直接表示法、编码表示法和混合表示法。
|
简答题
1、比较水平微指令和垂直微指令的优缺点。
（1）水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。
（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。
（3）由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。
垂直型微指令则相反。
[
（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握
2、主存与cache的地址映射方式有哪几种每一种的特点是什么
（1）全相联映射：
内存中的每一块都可以映射到Cache的任何一块位置上。
这种映射方式块冲突的概率低，Cache的利用率高，是一种最理想的解决方案，但由于Cache的速度要求高，因此全部比较和替换策略都要用硬件实现，控制复杂，实现起来系统开销大。
（2）直接相联映射：
规定内存中每个区的块和Cache内的块一一对应。
硬件简单，较容易实现，且地址转换速度快；但当程序恰好要使用两个及两个以上内存区中同一个位置的内存块时，就会发生冲突，性能也会下降。
（3）组相联映射：
是直接映射和全相联映射的一种折中方案，避免了全相联映射方式的大量计算，也减少了直接相联映射方式时的冲突，提高了存储体系的效率，在微机中的应用较为广泛。
`
3、集中式仲裁有哪几种方式每种仲裁方式的优缺点是什么
答：
a链式查询方式*优点：
只用很少几根线就能按一定次序实现总线仲裁，并且这种链式结构很容易扩充设备；缺点：
对询问链的电路路障很敏感，若优先级高的设备出现频的请求，那低优先级设备可能长期不能使用总线（优先级固定）。
b计数器定时差存放时*优点：
可以方便的改变优先次序，提高灵活度；缺点：
增加线数，成本较高。
C独立请求方式*优点：
响应时间快，对优先级次序的控制相当灵活；缺点：
控制线数量多，总线仲裁器要复杂来很多。
4、&
5、在CPU中每条指令和每个操作控制信号所需要的时间各不相同。
控制不同操作序列时序信号的方法，称为控制器的控制方式。
有哪几种常用的控制方式各有什么特点
同步控制方式：
（指令的机器周期和时钟周期数不变）
完全统一的机器周期执行各种不同的指令
采用不定长机器周期
中央控制于局部控制的结合
!
异步控制方式：
每条指令、每个操作控制信号需要多少时间就占用多少时间。
联合控制方式：
大部分指令在固定的周期内完成，少数难以确定的操作采用异步方式
机器周期的节拍脉冲固定，但是各指令的机器周期数不固定（微程序控制器采用）
-
6、请写出Cache与虚拟存储器的相同点和不同点。
相同之处：
都利用了程序局部性原理，把程序划分成为许多信息块，运行时能自动地把信息块从慢速存储器向快速存储器调度，信息块的调度采用一定的替换策略以提高继续运行时的命中率。
它们采用的地址变换、地址映像方式和替换算法是相同的。
不同之处：
cache用于弥补主存与CPＵ之间的速度差异，而虚拟存储器则用来弥补主存容量的不足;cache每次传送的信息块都是定长的，且只有几十字节。
虚拟存储器的信息块可以是定长的页，也可以是不定长的段，长度也比较大。
CPU可以直接访问cache，但不能直接访问辅存。
cache与主存信息交换的过程全部由硬件来实现，主存与辅存的信息交换则通过软件与存储管理软件完成。
7、*
8、DMA传送方式有哪几种它们的优缺点是什么
1、停止CPU访问内存
优点:
控制简单，它适用于数据传输率很高的设备进行成组传送。
缺点:
在DMA控制器访内阶段，内存的效能没有充分发挥，相当一部分内存工作周期是空闲的。
这是因为，外围设备传送两个数据之间的间隔一般总是大于内存存储周期，即使高速I/O设备也是如此。
2、周期挪用方式
~
DMA控制器与主存储器之间传送一个数据，占用（窃取）一个CPU周期，即CPU暂停工作一个周期，然后继续执行程序。
3、DMA和CPU交替访问内存
如果CPU的工作周期比内存存取周期长很多，可以采用该种方法
总线控制权的转移速度快，DMA效率高。
9、请说明指令周期、机器周期、时钟周期之间的关系。
、
指令周期：
指取指令、分析指令到执行完该指令所需的全部时间
机器周期:
又称CPU周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。
时钟周期:
通常称为节拍脉冲或T周期。
处理操作的最基本单位，即CPU主频。
指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）
应用题
1、、
2、用8k×8位的SRAM芯片构成32K×16位的存储器，要求画出该存储器的组成逻辑框图。
因为系统数据总线为16位，所以数据寄存器16位
因为存储器容量为32K，需系统地址总线15位，所以地址寄存器15位
所需芯片总数：
32K*16/（8K*8）=4*2=8片
1K=2的10次方，32Ｋ即为2的15次方，所以有15条地址线
解：
存储器容量为32K×16位，其地址线共为16位（A14—A0），数据线是16（D15—D0）
SRAM芯片容量为8K×8位，其地址线为13位，数据线为8位，因此，组成存储器时须字、位同时扩展。
字扩展采用2 ：
4译码器产生片选信号，以16K为一个子模块，共4个子模块。
位扩展采用两片串接。
'
3、设存储器容量为32字，字长64位，模块数m=4。
分别用顺序方式和交叉方式进行组织。
存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns。
若连续读出4个字，问顺序存储和交叉存储的带宽各是多少
解：
顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：
q=64b×4=256b
"
顺序存储器连续读出4个字所需的时间是：
t2=mT=4×200ns=800ns=8×10-7s
交叉存储器连续读出4个字所需的时间
t1=T+（m-1）t=200ns+150ns=350ns=×10-7s
顺序存储器和交叉存储器的带宽分别是：
!
W2=q/t2=256b÷（8×10-7）s=320Mb/s
W1=q/t1=256b÷×10-7）s=730Mb/s
3、CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。
已知cache存取周期为40ns，主存存取周期为160ns，求：
①cache的命中率H。
\
②平均访问时间Ta。
③cache-主存系统的访问效率。
解：
①命中率H=Nc/（Nc+Nm）=5000/（5000+200）=5000/5200=
②主存慢于cache的倍率R=Tm/Tc=160ns/40ns=4
…
访问效率：
ｅ＝１／［r+（1-r）h］＝1／[4+（1-4）×］＝℅
③平均访问时间Ｔａ＝Ｔｃ／ｅ＝40／＝45ns
4、一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。
I,X,D组成该指令的操作数有效地址E。
设R为变址寄存器，R1为基址寄存器，PC为程序计数器，请在下表第一列空白位置填上寻址方式的名称，在第四列填上计算有效地址的公式。
OP
I
》
X
D
寻址方式名称
I
。
X
有效地址E
（1）直接寻址方式
0
00
￥
E＝D
（2）相对寻址方式
0
01
E=（PC）+D
变址寻址方式
0
10
（3）E=（R）+D
基址寻址方式
0
11
（4）E=（R1）+D
（5）间接寻址方式
1
00
E=（D）
（6）基址间接寻址方式
1
11
E=（（R1）+D）,D=0
5、某双面磁盘每面有220道，内层磁道周长70cm，位密度400位/cm，转速3000转/分，问：
（1）磁盘存储容量是多少
（2）数据传输率是多少
1）每道信息量＝400位／cm×70cm＝28000位＝3500B每面信息量＝3500B×220＝770000B磁盘总容量＝770000B×2＝1540000B
（2）磁盘数据传输率（磁盘带宽）Dr＝r×NN为每条磁道容量：
N＝3500B
r为磁盘转速：
r＝3000转／60s＝50转／s所以Dr＝50×3500B＝175000B／s
6、指令格式如下所示，其中OP为操作码，试分析指令格式特点：
15107430
OP
源寄存器
目标寄存器
解：
１.双字长二地址指令，用于访问存储器。
２.操作码字段ＯＰ为６位，可以指定64种操作。
３.一个操作数在源寄存器，另一个操作数在存储器中，所以是ＲＳ型指令。
升级会员 