DSP原理及应用复习测试题精.docx
《DSP原理及应用复习测试题精.docx》由会员分享，可在线阅读，更多相关《DSP原理及应用复习测试题精.docx（26页珍藏版）》请在冰豆网上搜索。
DSP原理及应用复习测试题精
DSP原理及应用复习测试题
题型分配方案：
填空题（25%），选择题（15%），判断题（10%），简答分析题（30%），编程与应用（20%）
第一章绪论
1什么是数字信号处理器（DSP？
DSP可以分为哪两类？
（Q1数字信号处理器是一种专门用于实现各种______的微处理器，通常可分为_____和_____两类。
（Q2用于实现某些特定数字信号处理功能的DSP属于_______。
2DSP芯片的主要特点有哪些？
DSP从结构上进行了优化，使其更适合于哪类
运算，从而可以高速实现多种不同的数字信号处理算法？
P1:
理解DSP主要特点
（Q3简述DSP芯片的主要特点
（Q4DSP芯片具有快速的指令周期，它支持在一个指令周期内完成一次____和一次____运算。
（Q5DSP芯片采用______操作，使取指、译码、取操作数和执行指令等可以重叠执行。
3掌握什么是哈佛结构、什么是冯诺依曼结构，其区别是什么？
另外，DSP采
用哪种类型？
冯·诺依曼结构：
取指和取操作数都在同一总线上，通过分时复用的方式进行。
缺点是在高速运行时，不能达到同时取指令和取操作数，从而形成了传输过程的瓶颈。
哈佛结构：
芯片内部程序空间和数据空间分开，从而允许同时取指和取操作数，从而大大提高运算能力。
一般DSP都是采用改进型哈佛结构，数据总线和地址总线分开且均不止一条F281X有多少条地址总线、数据总线，分别是什么？
（Q6DSP芯片采用__________总线结构，可同时完成获取指令和数据读取操作。
（Q7简述下哈佛结构、冯·诺依曼结构的特点，并说明两者的主要区别。
DSP采用的是哪种结构？
4掌握典型的数字信号处理系统框图。
P2，图1.2
（Q8请说明一个典型的数字信号处理系统的构成，并绘制其原理图。
5TI的新型DSP芯片根据其不同应用领域可以划分为哪几个系列，每个系列
分别面向哪类应用？
（Q9TI的新型DSP芯片按其应用领域不同可划分为面向_________应用的C2000系列、面向______应用的C5000系列和面向________应用的C6000系列。
6TMS320系列采用的软件开发平台是？
（Q10TMS320系列DSP芯片采用_______集成开发环境。
7TMS320F281X芯片的最小指令周期是多少？
最高频率是多少？
它是一种多
少位的定点或是浮点DSP?
F281X采用低功耗设计，其内核电压为？
I/O端口电压为？
（Q11TMS320F281XDSP芯片的最小周期是______，它是____位____（浮点或定点）DSP。
（Q12TMS320F281XDSP芯片的最高频率是______。
（Q13TMS320F281XDSP采用低功耗设计，其内核电压______，I/O端口电压___。
6.67ns,150MHz，32位定点，1.8/1.9V，3.3V
8DSP是否适合于过程控制系统？
不适合
（Q14DSP芯片______过程控制系统。
（不适合）
9事件管理器是一个专门用于什么功能的外设模块？
电机控制
（Q15事件管理器是一个专门用于______的外设模块。
10TMS320F281XDSP芯片有哪些外部接口？
各自的主要应用是什么？
P9，图1.4
（Q16简述F281X的外部接口及其主要应用
11掌握基于TMS320F2812的永磁同步电机控制系统的构成与分析。
P13-14，1.4.3
（Q17在基于TMS320F2812的永磁同步电机控制系统中，电机的相电流通过_____接口输入DSP，其转速通过_____进行检测，而电机三相逆变器由_____信号控制。
第二章系统控制及中断
1理解F281x的内部时钟和复位电路框图
图2.1
（Q1CPU输出的时钟信号为______，它可以作为片内外设模块的时钟源。
2DSP的时钟产生模块由哪些部分构成？
（Q2DSP的时钟产生模块由_____和____组成。
3理解DSP芯片中锁相环电路的作用。
（Q3简述下DSP芯片中锁相环电路的作用
4时钟发生器的外部参考时钟输入有哪两种配置方案？
（Q4时钟发生器需要外部硬件电路提供一个参考时钟输入，有两种配置方案，
分别是使用_________和使用_________。
5掌握锁相环的配置模式及各模式下时钟输出的计算。
（Q5锁相环（PLL共有三种配置模式，分别为_____、______、______。
（Q6假定参考时钟输入为XCLKIN，PLLCR寄存器4位倍频系数数值设置为n，则在PLL被使能的情况下，CPU的时钟信号为_____。
6理解并会配置锁相环控制寄存器PLLCR。
P18，例2.1
（Q7设外部时钟为30MHz,若设定CPU时钟频率为150MHz,请补充下述PLLCR寄存器初始化的代码
voidmain（void
{unsignedintPLL_coe=___;//设置PLL的倍频系数InitPLL（PLL_coe;}voidInitPLL（______{__________;//保护机制SysCtrlRegs.__________;__________;//保护机制}
7了解DSP功耗与CPU时钟频率间的关联关系。
随着时钟频率的提高，DSP芯片的功耗随之增大。
在满足系统对DSP运算能力要求的前提下，宜选取较低的时钟频率。
（Q8随着时钟频率的提高，DSP芯片的功耗______。
（Q9在满足系统对DSP运算能力要求的前提下，宜选取较高时钟频率。
（（Q10DSP工作在135MHz和150MHz的情况下，频率为______的功耗较
低。
8片内外设模块的时钟可以分为哪三类？
低速外设时钟信号，LSPCLK，主要用于SCI-A/B，SPI，McBSP等串行接口外设；高速外设时钟信号，HSPCLK，主要用于EV-A/B，A/D转换器等并行接口外设；CPU时钟，SYSCLKOUT，主要用于eCAN等外设模块
（Q11时钟模块为片内外设模块提供了三种时钟信号，分别是_____、_____
和_____。
（Q12事件管理器采用______时钟信号。
9理解并会配置高速/低速外设时钟寄存器。
P20，例2.2
（Q13将高速和低速外设时钟均设为复位后的默认值，并启动AD模块、
事件管理器模块的时钟。
voidInitPeripheralClocks（void
{
______;保护机制
SysCtrlRegs._______;//高速时钟
SysCtrlRegs._______;//低速时钟
//启动外设模块
SysCtrlRegs.__________;//EV-A
SysCtrlRegs.__________;//EV-B
SysCtrlRegs.__________;//SCI-A
SysCtrlRegs.__________;//SCI-B
SysCtrlRegs.__________;//MCBSP
SysCtrlRegs.__________;//SPI
SysCtrlRegs.__________;//ECAN
SysCtrlRegs.__________;//ADC
______;保护机制
}
10理解并会配置外设时钟控制寄存器PCLKCR。
P19.当DSP复位时，所有外设时钟被禁止，此时PCLKCR为？
用户在DSP初始化时应对PCLKCR进行配置。
且应有选择性地使能所需的外设模块，屏蔽未使用的外设模块，以便降低DSP芯片的功耗。
（Q14当DSP复位时，所有外设时钟被禁止，此时PCLKCR为_____。
（Q15用户在DSP初始化时，通过________来有选择性地使能所需的外设
模块。
11了解F281x的几种低功耗模式。
F281x共有几种工作模式？
（Q16F281x具有_____、_____、_____三种低功耗工作模式。
（Q17F281x共有____种工作模式。
12理解看门狗模块的作用。
a监视系统软件和硬件的运行，按照用户设定的时间间隔产生中断或复位系统，提高
系统的抗干扰能力
b低功耗唤醒定时器。
在低功耗模式下，看门狗中断信号可以用于将CPU从IDLE或
STANDBY模式下唤醒
（Q18简述下DSP系统中看门狗模块的作用。
13掌握看门狗模块的工作原理。
原理如下：
当8位的看门狗计数器进行加计数到最大值（0xFF）时，用户可选择看门狗模块通过/WDRST输出一个低电平脉冲（脉冲宽度512个振荡器周期）来复位CPU，或通过/WDINT来产生一个外设中断事件。
在系统正常工作时，为避免看门狗模块产生不希望的脉冲信号，需要用户屏蔽看门狗模块或软件周期性向看门狗复位寄存器WDKEY写入序列0x55+0xAA来为看门狗计数器清零。
（Q19简述下DSP系统中看门狗模块的工作原理。
（Q20当DSP系统运行正常时，运行程序需要周期性向看门狗复位寄存器
WDKEY写入_______来使看门狗计数器清零。
14掌握看门狗寄存器SCSR，WDCNTR，WDKEY，WDCR的配置方法。
例题2.3，2.4
（Q21假设
（Q22例2.3、2.4
15TMS320F281X中含有多少个32位的通用定时器？
其中定时器1、2为CPU
级中断，定时器0为？
（Q23TMS320F281X中含有___个32位的通用定时器。
（Q24利用CPU定时器产生的定时____，可以触发周期性事件。
（Q25三个CPU定时器的中断中，定时器1和2为_____级中断，定时器0
为_____级中断。
16理解CPU定时器的工作原理。
（Q26简述下CPU定时器的工作原理。
17掌握常用的定时器的配置与控制寄存器的设置方法。
理解并掌握例2.5
（Q27例2.5。
18熟悉主要的GPIO寄存器及其应用。
F281X芯片提供了56个通用I/O引脚
（GPIO，它们可以有数字I/O和外设I/O两种工作模式，其工作模式的选择
如何设置？
当配置为数字I/O模式时，可以通过什么寄存器配置其为输入或输出？
可以通过什么寄存器量化其输入信号消除不希望的噪声？
P29~33.如果引脚被配置为数字I/O且为输出模式，则可以通过寄存器GPxSET将I/O引
，寄存器GPxCLEAR将I/O置0（低电平），寄存器GPxTOGGLE将I/O脚置1（高电平）
状态在0与1间切换。
寄存器GPxDAT可直接设定I/O引脚的状态。
（Q28F281X芯片提供了56个通用I/O引脚（GPIO，它们可以有___和___两种工作模式,两种工作模式通过寄存器_______来配置。
（Q29当I/O引脚工作在数字I/O模式下时，可通过寄存器____设置其输入输出方向。
可以通过_____寄存器来量化IO口输入信号从而消除不希望的噪声。
（Q30如果I/O引脚被配置为数字I/O且为输出模式，则可以通过寄存器____将I/O引脚置1（高电平），寄存器____可以将I/O置0（低电平），寄存器______可以将I/O状态在0与1间切换。
寄存器_____可直接设定I/O引脚的状态。
19F281x的中断系统可分为哪三种中断级别？
（Q31F281X的CPU只支持一个不可屏蔽中断NMI和16个可屏蔽的_____。
（Q32F281X的中断
升级会员 