pcb布线原则.docx
《pcb布线原则.docx》由会员分享,可在线阅读,更多相关《pcb布线原则.docx(14页珍藏版)》请在冰豆网上搜索。
![pcb布线原则.docx](https://file1.bdocx.com/fileroot1/2023-2/2/181933ff-b17f-44d4-b91c-edfc35f0f4e8/181933ff-b17f-44d4-b91c-edfc35f0f4e81.gif)
pcb布线原则
PCB统一修改焊盘大小
1.点击选中其中任意一个要修改的元件。
2.右键点击该元件---FindSimilarObjects此时跳到筛选页面,看看你要改动的所有元件是不是有共同的地方而异于其它元件,比如名称,封装,管脚。
相同的就把那个“Any”改为“same”,一般改一处即可。
Apply是预览你筛选的结果,被选中的元件都变亮。
如果有其它元件也被选中了,重新筛选,全部选上要修改的元件后,点击OK。
3.此时就会弹出PCBinspector对话框,再按住shift选中所有需要修改的焊盘(选中的焊盘高亮显示),在对话框中将焊盘X,Y方向的大小修改好后关闭对话框。
4.点击PCB页面右下角的“Clear”,完成。
PCB布线
1电源、地线的处理
既使在整个PCB板中的布线完成得都很好,但由于电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率。
所以对电、地线的布线要认真对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因,现只对降低式抑制噪音作以表述:
众所周知的是在电源、地线之间加上去耦电容。
尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:
地线>电源线>信号线,通常信号线宽为:
0.2~0.3mm,最经细宽度可达0.05~0.07mm,电源线为1.2~2.5mm对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网来使用(模拟电路的地不能这样使用)用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。
或是做成多层板,电源,地线各占用一层。
2、数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路(数字或模拟电路),而是由数字电路和模拟电路混合构成的。
因此在布线时就需要考虑它们之间互相干扰问题,特别是地线上的噪音干扰。
数字电路的频率高,模拟电路的敏感度强,对信号线来说,高频的信号线尽可能远离敏感的模拟电路器件,对地线来说,整个PCB对外界只有一个结点,所以必须在PCB内部进行处理数、模共地的问题,而在板内部数字地和模拟地实际上是分开的它们之间互不相连,只是在PCB与外界连接的接口处(如插头等)。
数字地与模拟地有一点短接,请注意,只有一个连接点。
也有在PCB上不共地的,这由系统设计来决定。
3、信号线布在电(地)层上在多层印制板布线时,由于在信号线层没有布完的线剩下已经不多,再多加层数就会造成浪费也会给生产增加一定的工作量,成本也相应增加了,为解决这个矛盾,可以考虑在电(地)层上进行布线。
首先应考虑用电源层,其次才是地层。
因为最好是保留地层的完整性。
4、大面积导体中连接腿的处理在大面积的接地(电)中,常用元器件的腿与其连接,对连接腿的处理需要进行综合的考虑,就电气性能而言,元件腿的焊盘与铜面满接为好,但对元件的焊接装配就存在一些不良隐患如:
①焊接需要大功率加热器。
②容易造成虚焊点。
所以兼顾电气性能与工艺需要,做成十字花焊盘,称之为热隔离(heatshield)俗称热焊盘(Thermal),这样,可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。
多层板的接电(地)层腿的处理相同。
5、布线中网络系统的作用
在许多CAD系统中,布线是依据网络系统决定的。
网格过密,通路虽然有所增加,但步进太小,图场的数据量过大,这必然对设备的存贮空间有更高的要求,同时也对象计算机类电子产品的运算速度有极大的影响。
而有些通路是无效的,如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。
网格过疏,通路太少对布通率的影响极大。
所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54mm)或小于0.1英寸的整倍数,如:
0.05英寸、0.025英寸、0.02英寸等。
6、设计规则检查(DRC)
布线设计完成后,需认真检查布线设计是否符合设计者所制定的规则,同时也需确认所制定的规则是否符合印制板生产工艺的需求,一般检查有如下几个方面:
线与线,线与元件焊盘,线与贯通孔,元件焊盘与贯通孔,贯通孔与贯通孔之间的距离是否合理,是否满足生产要求。
电源线和地线的宽度是否合适,电源与地线之间是否紧耦合(低的波阻抗)?
在PCB中是否还有能让地线加宽的地方。
对于关键的信号线是否采取了最佳措施,如长度最短,加保护线,输入线及输出线被明显地分开。
模拟电路和数字电路部分,是否有各自独立的地线。
后加在PCB中的图形(如图标、注标)是否会造成信号短路。
对一些不理想的线形进行修改。
在PCB上是否加有工艺线?
阻焊是否符合生产工艺的要求,阻焊尺寸是否合适,字符标志是否压在器件焊盘上,以免影响电装质量。
多层板中的电源地层的外框边缘是否缩小,如电源地层的铜箔露出板外容易造成短路。
7.布局的注意事项:
a.布局的首要原则是保证布线的布通率,移动器件时注意飞线的连接,把有连线关系的器件放在一起
b.数字器件和模拟器件要分开,尽量远离
c.去耦电容尽量靠近器件的VCC
d.放置器件时要考虑以后的焊接,不要太密集
e.多使用软件提供的Array和Union功能,提高布局的效率
8.布线的注意事项
a.电源线和地线尽量加粗
b.去耦电容尽量与VCC直接连接
c.设置Specctra的DO文件时,首先添加Protectallwires命令,保护手工布的线不被自动布线器重布
焊盘尺寸减小。
PCB布线的规则:
1)地线回路规则:
环路最小规则,即信号线与其回路构成的环面积要尽可能小,环面积越小,对外的辐射越少,接收外界的干扰也越小。
针对这一规则,在地平面分割时,要考虑到地平面与重要信号走线的分布,防止由于地平面开槽等带来的问题;在双层板设计中,在为电源留下足够空间的情况下,应该将留下的部分用参考地填充,且增加一些必要的孔,将双面地信号有效连接起来,对一些关键信号尽量采用地线隔离,对一些频率较高的设计,需特别考虑其地平面信号回路问题,建议采用多层板为宜。
2)窜扰控制
串扰(CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰,主要是由于平行线间的分布电容和分布电感的作用。
克服串扰的主要措施是:
加大平行布线的间距,遵循3W规则。
在平行线间插入接地的隔离线。
减小布线层与地平面的距离。
3)屏蔽保护
对应地线回路规则,实际上也是为了尽量减小信号的回路面积,多见于一些比较重要的信号,如时钟信号,同步信号;对一些特别重要,频率特别高的信号,应该考虑采用铜轴电缆屏蔽结构设计,即将所布的线上下左右用地线隔离,而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。
4)走线的方向控制规则
即相邻层的走线方向成正交结构。
避免将不同的信号线在相邻层走成同一方向,以减少不必要的层间窜扰;当由于板结构限制(如某些背板)难以避免出现该情况,特别是信号速率较高时,应考虑用地平面隔离各布线层,用地信号线隔离各信号线。
5)走线的开环检查规则
一般不允许出现一端浮空的布线(DanglingLine),主要是为了避免产生"天线效应",减少不必要的干扰辐射和接受,否则可能带来不可预知的结果。
6)阻抗匹配检查规则:
同一网络的布线宽度应保持一致,线宽的变化会造成线路特性阻抗的不均匀,当传输的速度较高时会产生反射,在设计中应该尽量避免这种情况。
在某些条件下,如接插件引出线,BGA封装的引出线类似的结构时,可能无法避免线宽的变化,应该尽量减少中间不一致部分的有效长度。
7)走线终结网络规则:
在高速数字电路中,当PCB布线的延迟时间大于信号上升时间(或下降时间)的1/4时,该布线即可以看成传输线,为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配,可以采用多种形式的匹配方法,所选择的匹配方法与网络的连接方式和布线的拓朴结构有关。
A.对于点对点(一个输出对应一个输入)连接,可以选择始端串联匹配或终端并联匹配。
前者结构简单,成本低,但延迟较大。
后者匹配效果好,但结构复杂,成本较高。
B.对于点对多点(一个输出对应多个输出)连接,当网络的拓朴结构为菊花链时,应选择终端并联匹配。
当网络为星型结构时,可以参考点对点结构。
星形和菊花链为两种基本的拓扑结构,其他结构可看成基本结构的变形,可采取一些灵活措施进行匹配。
在实际操作中要兼顾成本、功耗和性能等因素,一般不追求完全匹配,只要将失配引起的反射等干扰限制在可接受的范围即可。
8)走线闭环检查规则:
防止信号线在不同层间形成自环。
在多层板设计中容易发生此类问题,自环将引起辐射干扰。
9)走线的分枝长度控制规则:
尽量控制分枝的长度,一般的要求是Tdelay<=Trise/20。
10)走线的谐振规则:
主要针对高频信号设计而言,即布线长度不得与其波长成整数倍关系,以免产生谐振现象。
11)走线长度控制规则:
即短线规则,在设计时应该尽量让布线长度尽量短,以减少由于走线过长带来的干扰问题,特别是一些重要信号线,如时钟线,务必将其振荡器放在离器件很近的地方。
对驱动多个器件的情况,应根据具体情况决定采用何种网络拓扑结构。
12)倒角规则:
PCB设计中应避免产生锐角和直角,产生不必要的辐射,同时工艺性能也不好。
13)器件去藕规则:
A.在印制版上增加必要的去藕电容,滤除电源上的干扰信号,使电源信号稳定。
在多层板中,对去藕电容的位置一般要求不太高,但对双层板,去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性,有时甚至关系到设计的成败。
B.在双层板设计中,一般应该使电流先经过滤波电容滤波再供器件使用,同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响,一般来说,采用总线结构设计比较好,在设计时,还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响,必要时增加一些电源滤波环路,避免产生电位差。
C.在高速电路设计中,能否正确地使用去藕电容,关系到整个板的稳定性。
14)器件布局分区/分层规则:
A.主要是为了防止不同工作频率的模块之间的互相干扰,同时尽量缩短高频部分的布线长度。
通常将高频的部分布设在接口部分以减少布线长度,当然,这样的布局仍然要考虑到低频信号可能受到的干扰。
同时还要考虑到高/低频部分地平面的分割问题,通常采用将二者的地分割,再在接口处单点相接。
B.对混合电路,也有将模拟与数字电路分别布置在印制板的两面,分别使用不同的层布线,中间用地层隔离的方式。
15)孤立铜区控制规则:
孤立铜区的出现,将带来一些不可预知的问题,因此将孤立铜区与别的信号相接,有助于改善信号质量,通常是将孤立铜区接地或删除。
在实际的制作中,PCB厂家将一些板的空置部分增加了一些铜箔,这主要是为了方便印制板加工,同时对防止印制板翘曲也有一定的作用。
16)电源与地线层的完整性规则:
对于导通孔密集的区域,要注意避免孔在电源和地层的挖空区域相互连接,形成对平面层的分割,从而破坏平面层的完整性,并进而导致信号线在地层的回路面积增大。
17)重叠电源与地线层规则:
不同电源层在空间上要避免重叠。
主要是为了减少不同电源之间的干扰,特别是一些电压相差很大的电源之间,电源平面的重叠问题一定要设法避免,难以避免时可考虑中间隔地层。
18)3W规则:
为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持70%的电场不互相干扰,称为3W规则。
如要达到98%的电场不互相干扰,可使用10W的间距。
19)20H规则:
由于电源层与地层之间的电场是变化的,在板的边缘会向外辐射电磁干扰。
称为边沿效应。
解决的办法是将电源层内缩,使得电场只在接地层的范围内传导。
以一个H(电源和地之间的介质厚度)为单位,若内缩20H则可以将70%的电场限制在接地层边沿内;内缩100H则可以将98%的电场限制在内。
20)五---五规则:
印制板层数选择规则,即时钟频率到5MHz或脉冲上升时间小于5ns,则PCB板须采用多层板,这是一般的规则,有的时候出于成本等因素的考虑,采用双层板结构时,这种情况下,最好将印制板的一面做为一个完整的地平面层
一、元件布局基本规则
1.按电路模块进行布局,实现同一功能的相关电路称为一个模块,电路模块中的元件应采用就近集中原则,同时数字电路和模拟电路分开;
2.定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件,螺钉等安装孔周围3.5mm(对于M2.5)、4mm(对于M3)内不得贴装元器件;
3.卧装电阻、电感(插件)、电解电容等元件的下方避免布过孔,以免波峰焊后过孔与元件壳体短路;
4.元器件的外侧距板边的距离为5mm;
5.贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm;
6.金属壳体元器件和金属件(屏蔽盒等)不能与其它元器件相碰,不能紧贴印制线、焊盘,其间距应大于2mm。
定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm;
7.发热元件不能紧邻导线和热敏元件;高热器件要均衡分布;
8.电源插座要尽量布置在印制板的四周,电源插座与其相连的汇流条接线端应布置在同侧。
特别应注意不要把电源插座及其它焊接连接器布置在连接器之间,以利于这些插座、连接器的焊接及电源线缆设计和扎线。
电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔;
9.其它元器件的布置:
所有IC元件单边对齐,有极性元件极性标示明确,同一印制板上极性标示不得多于两个方向,出现两个方向时,两个方向互相垂直;
10、板面布线应疏密得当,当疏密差别太大时应以网状铜箔填充,网格大于8mil(或0.2mm);
11、贴片焊盘上不能有通孔,以免焊膏流失造成元件虚焊。
重要信号线不准从插座脚间穿过;
12、贴片单边对齐,字符方向一致,封装方向一致;
13、有极性的器件在以同一板上的极性标示方向尽量保持一致。
二、元件布线规则
1、画定布线区域距PCB板边≤1mm的区域内,以及安装孔周围1mm内,禁止布线;
2、电源线尽可能的宽,不应低于18mil;信号线宽不应低于12mil;cpu入出线不应低于10mil(或8mil);线间距不低于10mil;
3、正常过孔不低于30mil;
4、双列直插:
焊盘60mil,孔径40mil;
1/4W电阻:
51*55mil(0805表贴);直插时焊盘62mil,孔径42mil;
无极电容:
51*55mil(0805表贴);直插时焊盘50mil,孔径28mil;
5、注意电源线与地线应尽可能呈放射状,以及信号线不能出现回环走线。
如何提高抗干扰能力和电磁兼容性
在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性?
1、下面的一些系统要特别注意抗电磁干扰:
(1)微控制器时钟频率特别高,总线周期特别快的系统。
(2)系统含有大功率,大电流驱动电路,如产生火花的继电器,大电流开关等。
(3)含微弱模拟信号电路以及高精度A/D变换电路的系统。
2、为增加系统的抗电磁干扰能力采取如下措施:
(1)选用频率低的微控制器:
选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。
同样频率的方波和正弦波,方波中的高频成份比正弦波多得多。
虽然方波的高频成份的波的幅度,比基波小,但频率越高越容易发射出成为噪声源,微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。
(2)减小信号传输中的畸变
微控制器主要采用高速CMOS技术制造。
信号输入端静态输入电流在1mA左右,输入电容10PF左右,输入阻抗相当高,高速CMOS电路的输出端都有相当的带载能力,即相当大的输出值,将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端,反射问题就很严重,它会引起信号畸变,增加系统噪声。
当Tpd>Tr时,就成了一个传输线问题,必须考虑信号反射,阻抗匹配等问题。
信号在印制板上的延迟时间与引线的特性阻抗有关,即与印制线路板材料的介电常数有关。
可以粗略地认为,信号在印制板引线的传输速度,约为光速的1/3到1/2之间。
微控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns之间。
在印制线路板上,信号通过一个7W的电阻和一段25cm长的引线,线上延迟时间大致在4~20ns之间。
也就是说,信号在印刷线路上的引线越短越好,最长不宜超过25cm。
而且过孔数目也应尽量少,最好不多于2个。
当信号的上升时间快于信号延迟时间,就要按照快电子学处理。
此时要考虑传输线的阻抗匹配,对于一块印刷线路板上的集成块之间的信号传输,要避免出现Td>Trd的情况,印刷线路板越大系统的速度就越不能太快。
用以下结论归纳印刷线路板设计的一个规则:
信号在印刷板上传输,其延迟时间不应大于所用器件的标称延迟时间。
(3)减小信号线间的交*干扰:
A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。
信号在AB线上的延迟时间是Td。
在D点,由于A点信号的向前传输,到达B点后的信号反射和AB线的延迟,Td时间以后会感应出一个宽度为Tr的页脉冲信号。
在C点,由于AB上信号的传输与反射,会感应出一个宽度为信号在AB线上的延迟时间的两倍,即2Td的正脉冲信号。
这就是信号间的交*干扰。
干扰信号的强度与C点信号的di/at有关,与线间距离有关。
当两信号线不是很长时,AB上看到的实际是两个脉冲的迭加。
CMOS工艺制造的微控制由输入阻抗高,噪声高,噪声容限也很高,数字电路是迭加100~200mv噪声并不影响其工作。
若图中AB线是一模拟信号,这种干扰就变为不能容忍。
如印刷线路板为四层板,其中有一层是大面积的地,或双面板,信号线的反面是大面积的地时,这种信号间的交*干扰就会变小。
原因是,大面积的地减小了信号线的特性阻抗,信号在D端的反射大为减小。
特性阻抗与信号线到地间的介质的介电常数的平方成反比,与介质厚度的自然对数成正比。
若AB线为一模拟信号,要避免数字电路信号线CD对AB的干扰,AB线下方要有大面积的地,AB线到CD线的距离要大于AB线与地距离的2~3倍。
可用局部屏蔽地,在有引结的一面引线左右两侧布以地线。
(4)减小来自电源的噪声
电源在向系统提供能源的同时,也将其噪声加到所供电的电源上。
电路中微控制器的复位线,中断线,以及其它一些控制线最容易受外界噪声的干扰。
电网上的强干扰通过电源进入电路,即使电池供电的系统,电池本身也有高频噪声。
模拟电路中的模拟信号更经受不住来自电源的干扰。
(5)注意印刷线板与元器件的高频特性
在高频情况下,印刷线路板上的引线,过孔,电阻、电容、接插件的分布电感与电容等不可忽略。
电容的分布电感不可忽略,电感的分布电容不可忽略。
电阻产生对高频信号的反射,引线的分布电容会起作用,当长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过引线向外发射。
印刷线路板的过孔大约引起0.6pf的电容。
一个集成电路本身的封装材料引入2~6pf电容。
一个线路板上的接插件,有520nH的分布电感。
一个双列直扦的24引脚集成电路扦座,引入4~18nH的分布电感。
这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的;而对于高速系统必须予以特别注意。
(6)元件布置要合理分区
元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题,原则之一是各部件之间的引线要尽量短。
在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使相互间的信号耦合为最小。
G处理好接地线
印刷电路板上,电源线和地线最重要。
克服电磁干扰,最主要的手段就是接地。
对于双面板,地线布置特别讲究,通过采用单点接地法,电源和地是从电源的两端接到印刷线路板上来的,电源一个接点,地一个接点。
印刷线路板上,要有多个返回地线,这些都会聚到回电源的那个接点上,就是所谓单点接地。
所谓模拟地、数字地、大功率器件地开分,是指布线分开,而最后都汇集到这个接地点上来。
与印刷线路板以外的信号相连时,通常采用屏蔽电缆。
对于高频和数字信号,屏蔽电缆两端都接地。
低频模拟信号用的屏蔽电缆,一端接地为好。
对噪声和干扰非常敏感的电路或高频噪特别严重的电路应该用金属罩屏蔽起来。
(7)用好去耦电容。
好的高频去耦电容可以去除高到1GHZ的高频成份。
陶瓷片电容或多层陶瓷电容的高频特性较好。
设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。
去耦电容有两个作用:
一方面是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。
数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也就是说对于10MHz以下的噪声有较好的去耦作用,对40MHz以上的噪声几乎不起作用。
1uf,10uf电容,并行共振频率在20MHz以上,去除高频率噪声的效果要好一些。
在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容。
每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10uf。
最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严格,可按C=1/f计算;即10MHz取0.1uf,对微控制器构成的系统,取0.1~0.01uf之间都可以。
3、降低噪声与电磁干扰的一些经验。
(1)能用低速芯片就不用高速的,高速芯片用在关键地方。
(2)可用串一个电阻的办法,降低控制电路上下沿跳变速率。
(3)尽量为继电器等提供某种形式的阻尼。
(4)使用满足系统要求的最低频率时钟。
(5)时钟产生器尽量*近到用该时钟的器件。
石英晶体振荡器外壳要接地。
(6)用地线将时钟区圈起来,时钟线尽量短。
(7)I/O驱动电路尽量*近印刷板边,让其尽快离开印刷板。
对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法,减小信号反射。
(8)MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。
(9)闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。
(10)印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11)印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些。
(12)单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。
(13)时钟、总线、片选信号要远离I/O线和接插件。
(14)模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。
(15)对A/D类器件,数字部分与模拟部分宁可统一下也不要交*。
(16)时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。
(17)元件引脚尽量短,去耦电容引脚尽量短。
(18)关键的线要尽量粗,并在两边加上保护地。
高速线要短要直。
(19)对噪声敏感的线不要与大电流,高速开关线平行。
(20)石英晶体下面以及对噪声敏感的器件下面不要走线。
(21)弱信号电路,低频电路周围不要形成电流环路。
(22)任何信号都不要形成环路,如不可避免,让环路区尽量小。
(23)每个集成电路一个去耦电容。
每个电解电容边上都要加一个小的高频旁路电容。
(24)用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。
使用管状电容时,外壳要接地