同步FIFO的FPGA设计及仿真毕业设计论文.docx

同步FIFO的FPGA设计及仿真毕业设计论文.docx

《同步FIFO的FPGA设计及仿真毕业设计论文.docx》由会员分享，可在线阅读，更多相关《同步FIFO的FPGA设计及仿真毕业设计论文.docx（48页珍藏版）》请在冰豆网上搜索。

同步FIFO的FPGA设计及仿真毕业设计论文

UniversityofElectronicScienceandtechnologyChengduUniversity

本科毕业设计（论文）

同步FIFO的FPGA设计与仿真

毕业设计（论文）原创性声明和使用授权说明

原创性声明

本人郑重承诺：

所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。

尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。

对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。

作者签名：

　　　　　日　期：

指导教师签名：

　　　　　日　　期：

使用授权说明

本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：

按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。

作者签名：

　　　　　日　期：

学位论文原创性声明

本人郑重声明：

所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。

除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。

对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。

本人完全意识到本声明的法律后果由本人承担。

作者签名：

日期：

年月日

学位论文版权使用授权书

本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。

本人授权　　　　大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

涉密论文按学校规定处理。

作者签名：

日期：

年月日

导师签名：

日期：

年月日

指导教师评阅书

指导教师评价：

一、撰写（设计）过程

1、学生在论文（设计）过程中的治学态度、工作精神

□优□良□中□及格□不及格

2、学生掌握专业知识、技能的扎实程度

□优□良□中□及格□不及格

3、学生综合运用所学知识和专业技能分析和解决问题的能力

□优□良□中□及格□不及格

4、研究方法的科学性；技术线路的可行性；设计方案的合理性

□优□良□中□及格□不及格

5、完成毕业论文（设计）期间的出勤情况

□优□良□中□及格□不及格

二、论文（设计）质量

1、论文（设计）的整体结构是否符合撰写规范？

□优□良□中□及格□不及格

2、是否完成指定的论文（设计）任务（包括装订及附件）？

□优□良□中□及格□不及格

三、论文（设计）水平

1、论文（设计）的理论意义或对解决实际问题的指导意义

□优□良□中□及格□不及格

2、论文的观念是否有新意？

设计是否有创意？

□优□良□中□及格□不及格

3、论文（设计说明书）所体现的整体水平

□优□良□中□及格□不及格

建议成绩：

□优□良□中□及格□不及格

（在所选等级前的□内画“√”）

指导教师：

（签名）单位：

（盖章）

年月日

评阅教师评阅书

评阅教师评价：

一、论文（设计）质量

1、论文（设计）的整体结构是否符合撰写规范？

□优□良□中□及格□不及格

2、是否完成指定的论文（设计）任务（包括装订及附件）？

□优□良□中□及格□不及格

二、论文（设计）水平

1、论文（设计）的理论意义或对解决实际问题的指导意义

□优□良□中□及格□不及格

2、论文的观念是否有新意？

设计是否有创意？

□优□良□中□及格□不及格

3、论文（设计说明书）所体现的整体水平

□优□良□中□及格□不及格

建议成绩：

□优□良□中□及格□不及格

（在所选等级前的□内画“√”）

评阅教师：

（签名）单位：

（盖章）

年月日

教研室（或答辩小组）及教学系意见

教研室（或答辩小组）评价：

一、答辩过程

1、毕业论文（设计）的基本要点和见解的叙述情况

□优□良□中□及格□不及格

2、对答辩问题的反应、理解、表达情况

□优□良□中□及格□不及格

3、学生答辩过程中的精神状态

□优□良□中□及格□不及格

二、论文（设计）质量

1、论文（设计）的整体结构是否符合撰写规范？

□优□良□中□及格□不及格

2、是否完成指定的论文（设计）任务（包括装订及附件）？

□优□良□中□及格□不及格

三、论文（设计）水平

1、论文（设计）的理论意义或对解决实际问题的指导意义

□优□良□中□及格□不及格

2、论文的观念是否有新意？

设计是否有创意？

□优□良□中□及格□不及格

3、论文（设计说明书）所体现的整体水平

□优□良□中□及格□不及格

评定成绩：

□优□良□中□及格□不及格

（在所选等级前的□内画“√”）

教研室主任（或答辩小组组长）：

（签名）

年月日

教学系意见：

系主任：

（签名）

年月日

同步FIFO的FPGA的设计及仿真

摘要：

为实现目标识别与跟踪的应用目的，在基于TMS320DM642的FIFO基础上拓展储存空间，提出一种FPGA实现SDRAM控制器的方法。

分析所用SDRAM的特点及工作原理，介绍FPGA中SDRAM控制器的组成及工作流程。

给出应用中的SDRAM的时序图，FPGA采用模块化设计，增强SDRAM控制器的通用性，更方便满足实际需求。

关键词：

FIFO;SDRAM控制器；FPGA；实时跟踪

DesignandSimulationofFIFOBasedonFPGA

Abstract:

Inordertoachievetheapplicationoftargetrecognitionandtracking,thememoryonthebasisofTMS320DM642FIFOisexpanded.SDRAMcontrolleroftheimplementationbasingontheFPGAisdesigned,Firstly,thecharacteristicsandprinciplesofSDRAMareanalyzed.ThencharacteristicsandprinciplesofSDRAMcontrollerandworkflowinFPGAareintroduced,TheapplicationintimeofSDRAMtiming,chartisgiven.InordertomeettheactualneedsmoreconvenientandenhancetheversatilityofSDRAMcontrollerFPGAusedmodulardesign

Keywords:

FIFO;SDRAMcontroller;FPGA;real-tracking

第1章引言

1.1选题背景

FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。

在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入出数据总线宽度相等，不能满足这种应用，因此通常采用输入与输出数据总线宽度均为8位的同步FIFO作为它们之间的数据缓冲，并对MCU数据总线的高8位采用软件进行屏蔽，或是在同步FIFO外围增加数据锁存器及逻辑控制器件的方法解决。

为了提高效率和降低系统设计的难度，本文采用VHDL描述语言，充分利用Xilinx公司SpartanIIFPGA的系统资源，设计实现了一种非对称同步FIFO（输入与输出数据总线宽度不一致的同步FIFO），它不仅提供数据缓冲，而且能进行数据总线宽度的转换。

FPGA技术自20世纪80年代中期出现到至今，已经经历了20多年的发展，正得到越来越广泛的应用，它包括各个领域的数字系统，数字信号（DSP）系统的嵌入式系统都可能会用到FPGA器件。

于此同时，FPGA也引起电子设计技术深刻变革，FPGA的可编程特性使设计者在应用现场，利用计算机上自动化设计软件完成数字系统产品样机的设计，更新和调试，不仅缩短了产品的上市时间，而且也能适应技术标准和协议的更新和升级，延长了产品的寿命周期。

FPGA技术是要求设计者的设计能力不断的提高，除了在自动化设计软件的不断提高和完善，还要求设计者有更丰富的设计知识、软件和硬件的设计本领和面对实际问题的处理能力。

这次我所做的是同步FIFO的FPGA设计及仿真，这是一个具有实用价值的课题，我希望能在这次的设计中不断的提高自身的能力，也希望能在这次的设计中有所突破。

1.2研究目标和意义

研究同步FIFO的FPGA设计的目标是：

通过视频处理和视频图帧格式以及FIFO缓冲器，提出基于FPGA的视频图像处理系统设计

通过研究视同步FIFO的读写时钟频率相同、来源相同，这种FIFO的设计较为简单也快速，因为它避免了由于异步时钟逻辑产生的许多设计中具有挑战性的难题。

同步FIFO通常用于读写时钟相同的接口部分，这种FIFO相比较而言，逻辑较为简单，延时较小，传输数据的速度比较快，同步FIFO还具有深度可扩展性。

1.3研究思路

首先了解同步FIFO的功能及设计原理，同步VHDL语言描述、时序仿真机分析。

其次了解FPGA结构及工作原理，FPGA的逻辑阵列、嵌入式阵列、快速通道、I/O单元与专用输入端

最后利用FPGA实现同步FIFO设置，先对非对称同步同步FIFO进行设计，再了解FIFO的类型、FPGA的设计，再对FPGA内部软FIFO进行仿真。

第二章FIFO设计

1.什么是FIFO

FIFO是英文FirstInFirstOut的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。

2．什么情况下用FIFO？

FIFO一般用于不同时钟域之间的数据传输，比如FIFO的一端时AD数据采集，另一端时计算机的PCI总线，假设其AD采集的速率为16位100KSPS，那么每秒的数据量为100K×16bit=1.6Mbps,而PCI总线的速度为33MHz，总线宽度32bit,其最大传输速率为1056Mbps,在两个不同的时钟域间就可以采用FIFO来作为数据缓冲。

另外对于不同宽度的数据接口也可以用FIFO，例如单片机位8位数据输出，而DSP可能是16位数据输入，在单片机与DSP连接时就可以使用FIFO来达到数据匹配的目的。