电工电子综合实验报告.docx
《电工电子综合实验报告.docx》由会员分享，可在线阅读，更多相关《电工电子综合实验报告.docx（15页珍藏版）》请在冰豆网上搜索。
电工电子综合实验报告
电工电子综合实验II实验报告
题目：
电子计时器电路设计
专业：
自动化
一、实验名称
电子计时器电路设计
二、实验目的
（1）掌握常见集成电路工作原理和使用方法。
（2）学会单元电路的设计和单元电路之间组合的方法。
三、实验内容及要求
内容：
1、设计安装调试秒脉冲发生器电路（f1=1hz,f2=2hz,f3=500hz,f4=1khz）。
2、设计安装调试四位BCD码译码显示电路。
3、设计安装调试一小时六十进制计数器（0``——59`59``）整点计数电路。
4、设计安装调试任意状态清零和快速校分电路（防抖动）。
5、设计安装调试整点报时电路59`53``、59`55``、59`57``低声报时，59`59``高声报时。
6、联接试验1——5设计电路试验实现一小时电子计时器电路。
要求：
1、设计正确、布局合理、排线整齐、功能齐全。
四：
电路设计框图
数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。
其具体的原理框图如下：
译码显示电路
脉冲发生电路
报时电路
计时电路
清零电路
校分电路
五：
各部分原理图
1、脉冲发生电路
给计数器提供计数脉冲。
需要产生1Hz的脉冲信号提供给数字计时器单元。
这里采用NE555集成电路和分频器CD4040构成：
NE555芯片产生振荡，所产生的振荡频率通过CD4040进行分频可得到的1Hz的信号源。
脉冲发生电路
2、数字计时器:
计时器是本设计的基础电路，由分十位计数器、分个位计时器、秒十位计数器、秒个位计数器构成。
因为CD4518BCD码计数器是模为10的计数器所以分个位计数器和秒个位计数器直接用CD4518BCD码计数器实现十进制计数功能；而分和秒的十位计数器为六进制计数器，可将CD4518BCD和74LS00做成一个从0000～0101的模六计数器。
实现模6的计数器采用同步清零方法即当计数到第6个脉冲（Q0Q1Q2Q3=0101），下个脉冲来就马上进行清零，电路图如下：
接D触发器Q
校分电路总信号
数字计时电路
3、译码显示器：
根据CD4511的逻辑功能表可知，当
输入为1而输入为0时其7个输出端分别输出一定的信号。
只需将这些信号接入八段数码管相对应的引脚即可使其显示我们所需要的数字。
所以可得如下电路：
译码显示电路
4、报时器：
用需要报时的时刻所对应的计数器的输出作为触发信号来驱动蜂鸣器报时，因为需要在59分53秒、59分55秒、59分57秒各报出一个低音，在59分59秒报出一个高音。
具体设计过程如下：
将各时刻各位对应的二进制码作如下图的比较：
时刻
分十位
Y8Y7Y6Y5
分个位
Y4Y3Y2Y1
秒十位
Q8Q7Q6Q5
秒个位
Q4Q3Q2Q1
音高
频率
59’53’’
0101
1001
0101
0011
低
500Hz
59’55’’
0101
1001
0101
0101
低
500Hz
59’57’’
0101
1001
0101
0111
低
500Hz
59’59’’
0101
1001
0101
1001
高
1kHz
电路以1为高电平，0为低电平。
要使蜂鸣器发出声音要给它送入一个高电平，应此：
1.由上表可以看出分十位，分个位，秒十位均相同，必须将各部分1信号相与，因此Y7Y5Y4Y1Q7Q5相与。
2.将秒个位的3（0011）、5（0101）、7（0111）取或，通过卡诺图的化简可得应该从秒个位取Q1（Q2+Q3）。
3.将2中所得结果和1中所得结果相与，所得的结果再和500Hz的信号（f3）相与就可得到在59分53秒、59分53秒、59分57秒报出低音的驱动信号Y7Y5Y4Y1Q7Q5Q1（Q2+Q3）f3。
4.秒个位的9（1001）由卡诺图化简为Q1Q4，与1中结果相与，再与1KHz的信号（f4）相与就得到在59分59秒报出高音的驱动信号Y7Y5Y4Y1Q7Q5Q1Q4f4。
5．将3和4中得到的信号取或，就可以得到最终的报时驱动信号
设蜂鸣器的输入信号为M则有如下关系：
M=Y7Y5Y4Y1Q7Q5Q1
从逻辑表的是可见是一些与非门的组成所以可采用芯片74LS00,74LS20,74LS21来实现。
其报时器电路如图：
整点报时电路
5：
校分电路
校分电路要实现的功能：
电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。
在任何时候，拨动校分开关，可以进行快速校分。
即令计时器分为快速计数，而秒位保持。
由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，故可以用其构成防颤抖电路，在校分电路中有其应用。
在电路中添加一个D触发器效果会比较好。
在这里我们采用74LS74D触发器，它包括了两个触发器，校分电路中用到一个，而清零电路中也可用到一个，可以很好的防抖动。
以下是它的原理图：
校分电路
6：
清零电路
清零电路为了考虑到防抖动，因此在这里也采用触发器来实现。
因为前面74LS74还有一端没有用着，正好可以利用剩余的部分接到开关上来实现同步清零。
正常状态下，开关打在高电平，电路正常工作。
当需要清零时，打到低电平位置，Q端输出低电平，根据前面计时电路的电路图，可以分析出秒和分的十位得以清零。
输出高电平，直接输出到4518的Cr端。
根据CD4518的功能表当Cr端为高电平时，进行清零。
所以秒和分的个位得以清零。
电路图如下：
清零电路
整体实验电路图如下：
六、实验所用元器件及清单
1、清单：
集
成
电
路
NE555
1片
CD4040
1片
CD4518
2片
CD4511
4片
74LS74
1片
74LS00
3片
74LS20
1片
74LS21
2片
电
阻
300Ω
28只
1kΩ
1片
3kΩ
1片
电容
0.047μf
1片
LED
共阴双字屏
2块
2.1NE555集成电路：
NE555是一种很常用的集成电路，用途十分广泛。
在本电路中，构成计时器的发生器（信号源）。
NE555功能表：
（引脚4）
Vi1（引脚6）
Vi2（引脚2）
VO（引脚3）
0
×
×
0
1
0
1
禁止
1
1
1
保持
2.2CD4040集成电路：
CD4040是一种常用的12分频集成电路。
当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路，其引脚图如图2所示。
图2CD4040引脚图
其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。
2.3CD4518集成电路
CD4518时一种常用的8421BCD码加法计数器。
每一片CD4518集成电路中集成了两个相互独立的计数器，其引脚图如图3。
图3CD4518引脚图
CD4518逻辑功能表:
输入
输出
CR
CP
EN
Q3
Q2
Q1
Q0
清零
1
×
×
0
0
0
0
计数
0
↑
1
BCD码加法计数
保持
0
×
0
保持
计数
0
0
↓
BCD码加法计数
保持
0
1
×
保持
2.4CD4511集成电路:
CD4511是一种8421BCD码向八段数码管各引脚码的转换器。
当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。
其引脚图如图4所示。
图4CD4511引脚图
2.574LS74集成电路：
74LS74集成电路是一种D触发器。
其引脚图如图5所示：
图574LS74引脚图
74LS74功能表:
输入
输出
CP
D
清零
×
0
1
×
0
1
置“1”
×
1
0
×
1
0
送“0”
↑
1
1
0
0
1
送“1”
↑
1
1
1
1
0
保持
0
1
1
×
保持
不允许
×
0
0
×
不确定
2.674LS00集成电路：
74LS00是一种十分常见的集成电路，其中集成了4个与非门。
其引脚图如下：
图674LS00引脚图
2.774LS20集成电路：
74LS20是一种与非门集成电路，与74LS00不同的是它的每个与非门有4个输入端。
其引脚图如下：
图774LS20引脚图
2.874LS21集成电路：
这是一种常见的集成电路，芯片集成两个与门，每个与门有4个输入端，其引脚图如下:
图874LS21引脚图
2.9电阻，电容：
本实验使用的是色环电阻:
300Ω,1kΩ和3kΩ；0.047μf的电容。
七、实验总结与心得
在进行本次实验之前，我根据您提供的元器件，查阅相关资料，了解了各元器件的功能表及引脚布局。
在multisim软件上进行了连线并进行了仿真测试，经过多次调试修改后，得到了预期的结果。
正是有了仿真测试，使得我在实际连线的时候心里更加有底。
也就很快的在第一天下午的时候就将实际电路连接好并调试成功。
但是我也不是一次性就成功地，这次试验让我明白了，在做实验时一定要专心谨慎和有耐心。
才能得到预期的实验结果，因为一旦因为粗心大意导致的错误在有大量元器件的电路中是很难发现的，无论是做实验还是学习或者工作我们都应该养成认真仔细的好习惯。
升级会员 