电工电子综合实验.docx
《电工电子综合实验.docx》由会员分享,可在线阅读,更多相关《电工电子综合实验.docx(16页珍藏版)》请在冰豆网上搜索。
![电工电子综合实验.docx](https://file1.bdocx.com/fileroot1/2023-3/18/94ff8a75-53ea-4cec-89fb-1a294c469f58/94ff8a75-53ea-4cec-89fb-1a294c469f581.gif)
电工电子综合实验
电工电子综合实验
(二)
------------电子计时器
班级:
10102001
姓名:
蔡佳伟
学号:
1010200121
指导老师:
钟德荣
一、实验内容及要求。
1、安装调试四位BCD码译码显示电路。
2、设计、安装、调试脉冲发生器电路。
3、设计、安装、调试六十进制计数器电路(分位、秒位)。
4、设计、安装、调试整点报时电路(59’53”、59’55”、59’57”报时低声,59’59”报时高声)。
5、设计、安装、调试校分、清零电路。
要求:
校分电路防抖动,清零电路任意状态可以清零。
6、联接1—5各项设计电路,实现一小时整点报时的电子计时器电路。
7、实验要求:
设计正确、布局合理、排线整齐、功能齐全。
二、电路设计图。
电子计时器是由脉冲发生电路、译码显示电路、计时电路和控制电路等几部分组成的,其中控制电路可以分为校分电路、清零电路和报时电路。
其具体的原理图如图1所示:
图2.1
三、实验所用元器件。
*元器件表
174LS00×3四与非门
274LS20×1四入双与非门
374LS21×2四入与门
474LS74×1双D触发器
5CD4518×2BCD计数器
6CD4511×4BCD译码器
7CD4040×112位二进制串行计数器
8NE555×18脚时基集成电路
9共阴双极显示器×1
100.047微法电容×1
111千欧、3千欧电阻×1
12300欧限流电阻×28
*各元器件功能及引脚图
1、74LS00
74LS00是一种十分常见的集成电路,其中集成了4个与非门。
图3.174LS00引脚图
2、74LS20
74LS20同样是一种与非门集成电路,与74LS00不同的是它的每个与非门有4个输入端。
图3.274LS20引脚图
3、74LS21
74LS21是一种4输入与门集成电路,其引脚图如下:
图3.374LS21引脚图
4、74LS74
74LS74集成电路是一种D触发器。
其引脚图如图2.12所示:
图3.474LS74引脚图
输入
输出
CP
D
清零
×
0
1
×
0
1
置“1”
×
1
0
×
1
0
送“0”
↑
1
1
0
1
送“1”
↑
1
1
1
0
保持
0
1
1
×
保持
不允许
×
0
0
×
不确定
表3.174LS74功能表
5、CD4518
CD4518时一种常用的8421BCD码加法计数器。
每一片CD4518集成电路中集成了两个相互独立的计数器。
图4.5CD4518引脚图
输入
输出
CR
CP
EN
Q3
Q2
Q1
Q0
清零
1
×
×
0
0
0
0
计数
0
↑
1
BCD码加法计数
保持
0
×
0
保持
计数
0
0
↓
BCD码加法计数
保持
0
1
×
保持
表3.2CD4518功能表
6、CD4511
CD4511是一种8421BCD码向8段数码管各引脚码的转换器。
当在其四个输入端输入8421BCD码时,其7个输出端可直接输出供7段数码管使用的信号。
图3.6CD4511引脚图
输入
输出
LE
D
C
B
A
g
f
e
d
c
b
a
字符
测灯
0
×
×
×
×
×
×
1
1
1
1
1
1
1
8
灭零
1
0
×
0
0
0
0
0
0
0
0
0
0
0
消隐
锁存
1
1
1
×
×
×
×
显示LE=0→1时数据
译码
1
1
0
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
0
0
0
0
1
1
0
1
1
1
0
0
0
1
0
1
0
1
1
0
1
1
2
1
1
0
0
0
1
1
1
0
0
1
1
1
1
3
1
1
0
0
1
0
0
1
1
0
0
1
1
0
4
1
1
0
0
1
0
1
1
1
0
1
1
0
1
5
1
1
0
0
1
1
0
1
1
1
1
1
0
0
6
1
1
0
0
1
1
1
0
0
0
0
1
1
1
7
1
1
0
1
0
0
0
1
1
1
1
1
1
1
8
1
1
0
1
0
0
1
1
1
0
0
1
1
1
9
表3.3CD4511功能表
7、CD4040
CD4040是一种常用的12分频集成电路。
当在输入端输入某一频率的方波信号时,其12个输出端的输出信号分别为该输入信号频率的2-1~2-12,在电路中利用其与NE555组合构成脉冲发生电路。
图3.7CD4040引脚图
8、NE555
NE555是在电子科技行业广为应用的一种集成电路,用途十分广泛。
在本电路中,构成时钟发生器,是整个电路的核心。
图3.8NE555引脚图
(引脚4)
Vi1(引脚6)
Vi2(引脚2)
VO(引脚3)
0
×
×
0
1
>
Vcc
>
Vcc
0
1
<
Vcc
<
Vcc
1
1
<
Vcc
>
Vcc
不变
表3.4NE555功能表
四、各功能电路原理解析及原理图
1、脉冲发生电路
脉冲发生电路的作用是为计时器提供计数脉冲,计时器需要1Hz的脉冲信号。
这里采用NE555集成电路和分频器CD4040构成此电路。
555定时器拥有体积小,构成多谐振荡器波形稳定,上升沿和下降沿小,振幅大,占空比可调的特性,因此越来越广泛地被用作振荡器。
CD4040产生几种频率供后面使用。
其中1HZ频率用于计时器电路,2HZ频率用于校分、清零电路,500HZ和1KHZ用于整点报时电路。
图4.1脉冲发生电路原理图
2、六十进制计数器电路(分位、秒位)
本实验采用二-十进制加法计数器CD4518实现计时电路钟的计数器。
60秒为1分,将分和秒的个位、十位分别在七段数码显示器上显示出来,从0分0秒到59分59秒,然后重新计数。
部分电路中上半部分对应的是分的十位和个位,下半部分对应的是秒的个位和十位。
清零信号最后由清零电路统一提供。
秒的个位的CP端和分的个位的EN端都由校分电路提供信号。
根据计数特点,在1000时,个位向十位发一个高位信号,但十位不变化,在个位由1001变为0000时,又向十位发了低位信号,十位由0000变为0001,依次计数下去。
而由于十位到6时要进行清零,即在0110时进行清零,所以用Q1与Q2与非后再与清零信号与非送到Cr端。
个位清零的话直接输入清零信号即可。
图4.2计时电路原理图
3、译码显示电路
我只画了一半的电路,另一半和它一样,两者都是从计数器的输出端向CD4511的输入端输入信号,通过译码器4511后再输入到数码管中。
(330Ω的电阻是以防电流过大使数码管烧毁)。
信号来自计数器,再通过译码器CD4511,最后利用330Ω电阻来驱动共阴极显示器。
图4.3译码器显示电路原理图
4、报时电路
电路从59分53秒开始报时,每隔一秒发一声,共三声低音、一声高音。
(即59分53秒、59分55秒、59分57秒为低音,59分59秒为高音)。
实际上,需要在某一时刻报时,就将该时刻输出为“1”的信号作为触发信号,选通报时脉冲信号,进行报时即可。
时刻
分十位
分个位
秒十位
秒个位
音高
频率
m8m7m6m5
m4m3m2m1
s8s7s6s5
s4s3s2s1
59分53秒
0101
1001
0101
0011
低
约500Hz
59分55秒
0101
1001
0101
0101
低
约500Hz
59分57秒
0101
1001
0101
0111
低
约500Hz
59分59秒
0101
1001
0101
1001
高
约1000Hz
表4.1
分位和秒位的十位在鸣响的时候给出的信号一致,因此公式中有共同项m7m5m4m1s7s5。
总结得出公式为:
F=59’53”f3+59’55”f3+59’57”f3+59’59”f4
=59’51”(2”f3+4”f3+6”f3+8”f4)
=59’51”(2”f3·4”f3·8”f4)
。
图4.4报时电路原理图
5.1校分电路
当打到“校分”档时,分计数器进行快速校分,而秒计数器保持;开关打到“正常”档时,计数器正常计数。
由于D触发器的输出端只在时钟的上升沿变化,而其他时刻保持上一次的电平,故可以用其构成防颤抖电路,
输出端应当与分计时器的个位时钟端直接相连接。
正常计时状态下,开关连接高电平,此时Q端输出高电平,总输出端的信号与秒的十位进位信号相同。
当开关连接低电平时,Q端输出低电平,总输出端输出信号为2Hz的时钟信号。
74LS74D触发器包括了两个触发器,分别用于校分和清零电路,起到了防抖动的作用。
此电路防颤抖的原理在于:
当开关在两种状态之间转换时,由于机械振动,在很短的时间中(常为几毫秒)会在高低电平之间来回波动,相应的产生几个上升沿。
如果直接将开关的输出端直接连接至分个位的时钟的话,这些上升沿将导致它瞬间跳变几个数值。
然而在加上D触发器之后,由于在没有时钟上升沿的时候,输出信号保持,而其时钟频率相对与颤抖频率是很小的,也就是说在开关颤抖过程中触发器的输出是不变的,从而避免了分计数器数值的跳变。
图4.5校分电路原理图
5.2清零电路
设计清零电路,当开机时计数器自动复位,当控制开关断开时归零。
此部分由两个与非门组成,有三个控制端。
由于D触发器的输出端只在时钟的上升沿变化,而其他时刻保持上一次的电平,故可以用其构成防颤抖电路,在校分电路中有其应用。
图4.6清零电路原理图
五、实验电路逻辑总图及引脚接线总图
1.逻辑总图
2.引脚接线总图
六、实验总结与创新设计
小学期的这次电工电子综合实验是目前为止我们所操作的最复杂的数字电路实验,从电路图的设计到线路的连接,每一个阶段都花费了较多的时间和脑力,远不是以前的小实验可以比的,它让我初窥到数字电路庞大复杂的冰山一角。
参照某些资料完成了原理图的设计,那么多线真的让人眼花了。
在实际连线的时候,由于芯片较多,连接线路较为复杂,芯片的布局就显得尤为重要,事先根据设计好的电路将芯片放置在合理的位置,充分利用电路板的版面,对能够有效快速的布线,会起到十分有益的作用。
与此同时,小心布线也是十分重要的,不能因为贪图速度,而忽视了布线的准确度。
实验中我遇到的问题主要是计数器不能进位,我对照图连线没有出错,但是图本身就有一些小问题,所以准备工作要做好,不然会绕很大的弯子。
另一个问题就是清零电路开关我连了两根线,相当于两个开关,这是不合理的,于是我加了一个与非门,修改一两条线就解决了问题。
此次实验提高了我的动手能力,,并对数字电路的应用有了更为深入的了解,激发了我对数字电路浓厚的兴趣,对我们将在课堂上学习到的数字电路的相关知识,转化为实际的应用,起到了极为重要的作用。
另:
十分感谢老师在实验过程中严格而一针见血的指导,培养了我严谨、踏实、耐心、合作的研究精神!
七、参考文献
[1]《电子线路实践教程》--------------王建新姜萍科学出版社。
[2]《数字逻辑电路与系统设计》--------蒋立平电子工业出版社,