集成电路实训报告.docx
《集成电路实训报告.docx》由会员分享,可在线阅读,更多相关《集成电路实训报告.docx(12页珍藏版)》请在冰豆网上搜索。
集成电路实训报告
集成电路课程设计
1.引言
集成电路产业是信息产业的核心,在全球集成电路产业重心转移的背景下,中国集成电路产业取得了前所唯有的发展,为信息产业向纵深发展奠定了一定的基础。
在全球集成电路竞争中,中国国产集成电路仍然处于较弱的地位,一方面供给无法满足中国电子整机产品的需求,另一方面则是自主创新能力不足。
同时,也应看到中国集成电路产业发展的希望与契机,作为全球集成电路产业增长最快的地区和全球最具发展潜力的市场,伴随市场需求的扩张、产业规模的升级、技术水准的提高,该看到中国集成电路产业发展的希望。
作为全球第三大集成电路市场中国占了20%的份额,而且产业发展速度和市场潜力在全球首屈一指。
如今,由于我国集成电路产业还处于发展初期,富有经验的中高层工程,技术人才、设计人才及企业管理运营人才缺口很大。
我国集成电路产业对专业设计、制造、营销、管理人才的需求量是25万一30万人,但目前国内这方面的人才数量远远不够。
人才短缺,将成为制约我国集成电路产业快速发展的另一个瓶颈。
然而,这也是作为一位学生,也是我们的机会,是我们为国家的集成电路信息安全做贡献的机会。
让我们国家的集成电路不受外国掣肘。
1.1课题目的与意义
本课程设计是《集成电路分析与设计基础》的实践课程,其主要目的是使
学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上,训练综合运用已掌握的知识,利用集成电路设计软件,初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。
掌握微电子技术人员所需要的基本理论和技能,日后从事集成电路设计工作打下基础。
通过此课程设计使学生对集成电路设计有了初步的认识认识并熟练使用集成电路相关软件,熟练集成电路设计的技能及规则等方面有重要意义。
1.2设计题目与要求
1设计时使用的工艺及设计规则:
MOSIS:
mhp-s5;
2根据所用的工艺,选取合理的模型库;
3选用以lambda(λ)为单位的设计规则;
4全手工、层次化设计版图;
5达到指导书提出的设计指标要求。
1.3Tanner软件的介绍
Tanner集成电路设计软件是由TannerResearch公司开发的基于Windows平台的用于集成电路设计的工具软件。
该软件功能十分强大,易学易用,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS,从电路设计、分析模拟到电路布局一应俱全。
其中的L-Edit版图编辑器在国内应用广泛,具有很高知名度。
L-EditPro是TannerEDA软件公司所出品的一个IC设计和验证的高性能软件系统模块,具有高效率,交互式等特点,强大而且完善的功能包括从IC设计到输出,以及最后的加工服务,完全可以媲美百万美元级的IC设计软件。
L-EditPro包含IC设计编辑器(LayoutEditor)、自动布线系统(StandardCellPlace&Route)、线上设计规则检查器(DRC)、组件特性提取器(DeviceExtractor)、设计布局与电路netlist的比较器(LVS)、CMOSLibrary、MarcoLibrary,这些模块组成了一个完整的IC设计与验证解决方案。
L-EditPro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。
2反相器设计
2.1S-edit设计反相器
打开S-Edit程序,建立新的design(file-new-newdesign),取名为
INV。
新建一个CELL(cell-newview)。
增加必要元件库(FILE-OPEN-Addlibrary)。
S-Edit本身附有多个元件库,分别是Devices、LogicGates、Misc、SPICE_Commands、SPICE_Elements和IO_Pads等。
增加相应元件库之后,可以在S-Edit左侧看到各库中元件,可以通过选择相应库中的元件并点击其下方的instance来引用该元件。
从元件库引用模块:
编辑反相器会用到NMOS、PMOS、Vdd和GND四个模块,可从Devices、Misc元件库中引用新建一个CELL(cell-newview)。
也可以增加必要元件库(FILE-OPEN-Addlibrary)。
S-Edit编辑方式是以模块为单位而不是以文件为单位,一个文件中可以包含多个模块,而每一个模块则表示一种基本组件或者一种电路。
每次打开一个新文件时便自动打开一个模块并命名为cell0也可以重命名模块名。
方法是选择命令,在弹出的对话框中的输入符合实际电路的名称,如inv即可,之后单击OK按钮就可以。
编辑反相器:
移动各对象,正确连接相关节点。
之后加入联机:
完成各端点的信号连接(左键转向,右键终止)。
然后加入输入输出端口:
用输入端口按钮和输出端口按钮。
最后建立反相器符号(cell-updatesymbol):
可自动得到所画器件的基本符号。
最终可以根据实际情况进行编辑得到满意的符号。
结果反相器原理图设计如图1所示。
图1反相器原理图
2.2反相器的瞬时分析
打开以上设计中的反相器cell,将其另存为INV_tran,在此单元中进行以下操作。
加入工作电源:
在spice_element元件库中找到Voltagesource单元并引用,作为电路工作电压源(正端接Vdd,负端接Gnd)。
右键点击该电压源,可以修改其各个属性,如电源性质(默认为直流电源)、名称等。
加入输入信号:
同样在spice_element元件库中找到Voltagesource单元并引用,作为反相器输入信号,(正端接输入端口IN,负端接Gnd)将电源性质改为pulse,并修改周期、脉宽、上升下降时间、名称等。
在SpiceCommands元件库中找到printvoltage并引用,分别连接到in和out端。
结果如图2所示。
图2反相器瞬时分析原理图
单击命令工具栏中的“开始”按钮,打开RunSimulation对话框,如图示十二所示,选中Showingduring单选按钮,再单击StartSimulation按钮,则会出现模拟状态窗口,并自动打开W-Edit窗口,以便观察模拟波形如图3
图3瞬态分析结果图
2.3反相器直流分析
打开反相器cell,将其另存为INV_DC,在此单元中进行本节操作。
加入工作电源:
在spice_element元件库中找到Voltagesource单元并引用,作为电路工作电压源(正端接Vdd,负端接Gnd)。
加入输入信号:
正端接输入端口In,负端接Gnd,修改名称为Vin,数值为1V。
在SpiceCommands元件库中找到printvoltage并引用,分别连接到in和out端,将Analysis下拉框改为DC。
结果如图4所示。
图4反相器直流分析原理图
单击命令工具栏中的“开始”按钮,打开RunSimulation对话框,如图示十二所示,选中Showingduring单选按钮,再单击StartSimulation按钮,则会出现模拟状态窗口,并自动打开W-Edit窗口,以便观察模拟波形如图5所示。
图5直流传输特性波形图
由上图可以看出随着输入信号的增大,反相器的工作状态可以分为5个阶段来描述。
即输入等于输出、输出缓慢减小(速率加快)、输出急剧下降、输出再减小(速率变慢)和输出几乎为零五个阶段,与理论分析一致,分别对应N管截止,P管饱和导通,N管饱和导通,P管非饱和导通,N管、P管都饱和导通,N管非饱和导通,P管饱和导通,N管N管非饱和导通,P管截止。
3L-edit画PMOS和NMOS布局图
3.1L-edit的使用
打开L-Edit程序,保存新文件。
取代设定(File-ReplaceSetup)。
环境设定(Setup-Design),选取图层。
选择绘图形状绘制布局图。
设计规则设定(MOSIS/mhp-s5)和设计规则检查(DRC)。
检查错误,修改(移动)对象。
再次进行设计规则检查。
3.2使用L-Edit画PMOS布局图
用到的图层包括NWell,Active,NSelect,PSelect,Poly,Metal1,ActiveContact。
绘制NWell图层:
L-Edit编辑环境是预设在P型基板上,不需定义P型基板范围,要制作PMOS,首先要作出NWell区域。
根据设计规则中Well区最小宽度的要求(10Lambda),可画出NWell区。
绘制Active图层:
定义MOS管的范围。
PMOS的Active图层要绘制在NWell图层之内。
根据设计规则要求,Active的最小宽度为3Lambda。
可在NWell中画出Active图层。
绘制PSelect图层:
定义要布置P型杂质的范围。
绘制前进行DRC可发现相应错误(4.6NotExisting:
NotSelectedActive)。
绘制时注意遵守4.2b规则:
ActivetoP-SelectEdge最少2Lambda。
同时还要注意pdiff层与NWell层要遵守2.3a(5Lambda)。
结果如图6所示。
图6PMOS布局图
3.3使用L-Edit画NMOS布局图
用到的图层包括PWell,Active,PSelect,NSelect,Poly,Metal1,ActiveContact。
绘制NWell图层:
L-Edit编辑环境是预设在P型基板上,不需定义P型基板范围,要制作NMOS,首先要作出PWell区域。
根据设计规则中Well区最小宽度的要求(10Lambda),可画出PWell区。
绘制Active图层:
定义MOS管的范围。
NMOS的Active图层要绘制在PWell图层之内。
根据设计规则要求,Active的最小宽度为3Lambda。
可在PWell中画出Active图层。
绘制NSelect图层:
定义要布置N型杂质的范围。
绘制前进行DRC可发现相应错误(4.6NotExisting:
NotSelectedActive)。
绘制时注意遵守4.2b规则:
ActivetoN-SelectEdge最少2Lambda。
同时还要注意pdiff层与PWell层要遵守2.3a(5Lambda)。
结果如图7所示。
图7NMOS布局图
3.4使用L-Edit画基板节点元件
编辑PMOS基板节点元件用到的图层包括NWell,NSelect,Active,Active
contact,Metal1。
结果如图8所示。
编辑NMOS基板节点元件用到的图层包括PWell,PSelect,Active,Activecontact,Metal1。
结果如图9所示。
图8PMOS基板节点元件布局图图9NMOS基板节点元件布局图
3.5L-edit画反相器布局并作瞬时和直流分析
复制、引用元件。
设计规则检查并移动对象使之符合规则。
引用Basecontactp元件和Basecontactn元件,连接栅极Poly,连接漏极。
绘制电源线:
以Metal1图层表示,宽39格点,高5格点。
标出Vdd和GND节点。
连接电源与接触点:
将PMOS左边接触点与basecontactp的接触点用metal1与Vdd电源相连接,而把NMOS左边接触点与basecontactn的接触点用metal1与GND电源相连接。
加入输入端口。
需要metal2、Via、metal1、Polycontact、poly几个图层才能将信号从Metal2传至poly层。
加入输出端口。
在连接PMOS与NMOS漏极区的Metal1上绘制Via层与Metal2层,才能将信号从metal1传至metal2。
更改元件名称,把成果转化为spice文件。
进行T-spice仿真。
结果如图10,图11所示。
图10反相器布局图图11仿真图
3.6使用LVS对比反相器
1打开LVS程序:
执行在..\Tanner\LEdit82目录下的lvs.exe文件,或选择“开始”——“程序”——TannerEDA——L-EditProv8.2——LVS命令,即可打开LVS程序。
2打开文件:
先打开要进行对比的两个反相器电路,inv.spc文件与inv.sp文件,其中inv.spc文件是从第12章的L-Edit编辑的布局图inv组件(invCell)转化出的结果,而inv.sp文件是从第三章的S-Edit编辑的电路图inv模块(invModule)输出成SPICE文件的结果。
在LVS环境下,可选择File—Open,打开“打开”对话框,在“文件类型”下拉列表中选择SpiceFiles(*.sp*)选项。
在“文件名”下拉列表中选择inv.sp文件与inv.Spc文件。
3修改文件:
观察打开的inv.Spc文件与inv.sp文件,将.include设定修改。
注意包含文件的路径不要加上引号。
4打开LVS新文件:
在LVS环境下选择File--New命令,出现“打开”对话框,在其中的列表框中选择LVSSetup选项,再单击“确定”按钮。
5文件设定:
在Setup1对话框中有很多项目需要设定,包括要对比的文件名称、对比结果的报告文件、要对比的项目等。
先选择File选项卡来进行文件设定,在InputFiles选项组的Layoutnetlist文本框中输入自L-Edit转化出的inv.spc文件,在Schematicnetlist123文本框中输入自S-Edit输出的inv.sp文件:
在OutputFile选项组中的Outputfiles文本框中输入对比结果的报告文件文件名,选中Nodeandelementlist复选框,并在其后的文本框中输入节点与组件对比结果的报告文件名,之后选中Overwriteexistingoutputfiles。
6选项设定:
选择Option选项卡来进行选项设定,选中其中的OperateinT-Spicesyntaxmode,单选按钮与Considerbulknodes(substrate)duringiterationmatching复选框。
7高级参数设定:
选择AdvancedParameter选项卡来做进一步的设定,在MOSFETElements选项组中选中Lengthsandwidths复选框。
8执行设定:
选择Performance选项卡进行设定。
选择其中的单选按钮。
9显示设定:
选择VerbosityLevel选项卡来进行设定,选中其中的所有选项。
10存储文件:
设定完成后,存储LVS的设定,选择File—Save命令,存储Exl2.vdb。
11执行对比:
设定完成后开始进行inv.spc文件与inv.sp文件的对比,选择命令Verification-Run命令可进行对比。
12修改电路:
修改反向器布局图,使之转化后的NMOS参数为22u,PMOS参数W也为22u,再进行LVS对比,可以看到电路相等的结果。
3.7关于功耗和延迟方面的计算
反相器的N管和P管尺寸依据充放电时间tr和tf方程来求。
关键点是先求出式中CL(即负载)。
它的负载由以下三部分电容组成:
①本级漏极的PN结电容CPN;②下级的栅电容Cg;③连线杂散电容CS。
①本级漏极的PN结电容CPN的计算CPN=Cj×(Wb)+Cjsw×(2W+2b)其中Cj是每um2的结电容,Cjsw是每um的周界电容,b为有源区宽度,可从设计规则获取。
如若最小孔为2λ×2λ,孔与多晶硅栅的最小间距为2λ,孔与有源区边界的最小间距为2,则取b=6λ。
Cj和Cjsw可用相关公式计算,或从模型库选取,或用经验数据。
其中采用的模型库参数如下所示:
总的漏极PN结电容应是N管和P管的总和,即:
注意:
此处WN和WP都为国际单位
②栅电容Cg的计算
Cg=Cg,N+Cg,P=
+
=(WN+WP)L
此处WN和WP为与本级漏极相连的下一级的N管和P管的栅极尺寸,近似取输出级WN和WP的尺寸。
将输出级N管和P管的宽长比:
(W/L)N=48和(W/L)P=140代入公式进行计算,根据设计规则,λ=0.6μ,L=2λ=1.2μ,代入得:
③连线杂散电容
CS=
一般
,可忽略
作用,因此可以得出:
又因为:
令
,并把
的值代入公式,根据
≤2nS的条件,计算出
和
的值。
即,
使
=2nS,即
因此,
所以,内部反相器的尺寸为:
4.仿真注意事项
在仿真之前首先确保反相器画得没问题。
注意事项一:
设定提取规则,extractsetup
General选项中
1要设定提取时的设定文件,找到布局反相器的设定文件,lights.ext的位置。
2指定所提取文件的路径。
这项随意。
Output选项中
关键是要设定SPICEincludestatement
指定一个写入文本作为输出网表文件的thesecondline。
关于spiceincludestatement的定义大家可以查看,help中的designVerification中的解释。
定义中说这个文件通常是modelorsubcircuitfile.经过搜索找到四五个以md格式的文件。
等设定之后,就可以输出,然后用T-spice对输出的文件打开,打开之后,对VddTransition等参数进行设定,并插入命令(insertcommand)。
5总结
两个星期的实训结束了,在这次实训中我收获颇丰,在此期间我学习了不少的新知识,还在实训中体会到了不少的感悟。
在这次实训中,我学习了关于集成电路设计的CAD工具Tanner,这是一款功能强大的软件,可以帮助我们设计电路,分析电路,大大减少我们做出实物后的错误。
在画出反相器的电路图之后,我们对其进行了瞬时分析直流分析等,这帮助我们更加了解各种器件的工作原理,提升对器件的理解。
之后又进行了反相器的版图设计,经过一番的努力终于画出了反相器的版图,并且仿真了出来。
在这个过程中,我深深的体会到了理论联系实践这句话的含义。
课本上的知识终究只是书面上的知识,不经过实践是变成不了自己的知识的。
理论和实际还是有差距的,虽然自己感觉学的很不错了,但是如果真的让你去动手实践的话,还是错误百出。
然而这正是实践的意义,查找自己的不足,从而更好的提升自己。
在这两周,我深深地感到了互相帮助的重要性,在学习的过程中,总会遇到自己不会而其他同学会的知识,这时去求教其他会的同学可以大大节省自己的时间,而且通过交流,可以让自己学到更多的知识。
参考文献
[1]贾新章,郝跃,吴玉广.微电子技术概论.北京:
高等教育出版社,2004
[2]韩雁.专用集成电路设计基础.成都:
电子科技大学出版社,2001
[3]王志功,沈永朝.集成电路设计基础.北京:
电子工业出版社,2004
[4]侯建军.数字电子技术基础[M].高等教育出版社,2007,12
[5]薛忠杰.CMOS门电路延迟时间经验模型与估算[J].中国集成电路,总第33期
[6]王接枝,熊熙烈,吕岿,黄先恺,何锦军.CMOS触发器在CP边沿的工作特性研究
[7]朱正涌.半导体集成电路[M].北京:
清华大学出版社,2001.01