各班机组题11.docx
《各班机组题11.docx》由会员分享，可在线阅读，更多相关《各班机组题11.docx（14页珍藏版）》请在冰豆网上搜索。
各班机组题11
2017学年-11班
第一章
1.运行一个程序，计算机A需要10s,B需要20s，则A是B的（）倍快。
1.1B.2C.10D.20
解析：
B
执行时间B/执行时间A=20s/10s=2
2.CPU性能由如下哪些因素决定（）
①算法②编程语言③编译程序④指令集体系结构
1.②③④B.①③④C.①②③④D.①③④
解析：
C
性能由如下因素决定
算法:
影响指令数IC,也可能影响CPI
编程语言:
影响IC,CPI
编译程序:
影响IC,CPI
指令集体系结构:
影响IC,CPI,时钟周期Tc
3.代码序列1共执行5条指令，一条需要4个周期，2条需要2个周期，2条需要1个周期，求该CPU的时钟周期数（）
A.10B.20C.15D.25
解析：
A
CPU时钟周期数=程序指令数*每条指令的平均时钟周期数
平均时钟周期数=（1*4+2*2+2*1）/5=2
4.计算机可以识别的语言（A）
A机器语言B汇编语言C高级语言D都可以
5.下列选项中，能有效缩短程序执行时间的措施是（D）
①提升CPU时钟频率②优化数据通路结构③对程序进行编译优化
A①②B①③C②③D①②③
6.程序p在机器M上的执行时间为20秒，编译优化后，p执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则p在M上的执行时间是（D）
A.8.4sB.11.7sC.14sD.16.8s
解析:
原来指令数为x，原CPI为f，则执行时间=CPI*指令数=fx=20s
优化后:
0.7x，1.2f，执行时间=0.7x*1.2f=0.7*1.2*20=16.8s
7.下面哪个不是非易失性存储器（A）。
A.DRAMB.磁盘C.闪存D.DVD
8.如果计算机A运行一个程序只需要5s，而计算机B运行同样的程序需要10s，那么计算机A的性能是计算机B性能的（A）倍。
A.2B.0.5C.5D.0.2
解析：
性能=1/执行时间
9.计算机A的时钟周期为250ps，对某程序的CPI为2.5；计算机B的时钟周期为400ps，对同样的程序的CPI为1.5。
对该程序请问哪台计算机执行的速度更快？
快多少？
（B）
A.A快，快1.04倍B.B快，快1.04倍
C.A快，快1.6倍D.B快，快1.6倍
解析：
用I表示总指令数，
CPU时钟周期数A=I×2.5
CPU时钟周期数B=I×1.5
CPU时间A=CPU时钟周期数A×时钟周期时间=I×2.5×250ps=625×Ips
同理，CPU时间B=I×1.5×400ps=600×Ips
显然计算机B更快，
CPU性能B/CPU性能A=执行时间A/执行时间B=（625×Ips）/（600×Ips）=1.04
第二章
1.MIPS按何种方式编址？
A.字B.字节C.位D.KiB
答案：
B
2.将A[9]取出到寄存器$t0,数组A的基址存放在$s0中，编译后生成的指令为（）
A.lw$t0,8（$s0）B.lw$t0,32（$s0）
C.lw$s0,32（$t0）D.sw$t0,32（$s0）
答案:
B
3.寄存器$t2的值为:
000000000000000000001101110000002
寄存器$t0的值为:
000000000000000000111100000000002
那么在执行下面的MIPS指令后
and$t0,$t1,$t2
$t0中的值将是:
A.000000000000000000111101110000002
B.000000000000000000110001110000002
C.000000000000000000001100000000002
D.111111111111111111110011111111112
答案:
C
4.在机器数（B）中，0的表示形式是唯一的。
A.原码B.补码C.反码D.原码和反码
解析:
真值0的原码和反码表示有+0,-0两种形式，补码表示是唯一的。
5.以下叙述错误的是（B）
A.为了便于取指，指令的长度通常为存储字长的整数倍
B.单地址指令是固定长度的指令
C.单字长指令可加快取指令的速度
D单地址指令可能有一个操作数，也可能有两个操作数
解析:
指令的地址个数与指令的长度是否固定没有必然联系,即使是单地址指令可能由于
单地址的寻址方式不同而导致指令长度不同。
6.某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，sw指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。
若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则sw指令中偏移量的取值范围是（A）
A.-32768~+32767B.-32767~+32768
C.-65536~+65535D.-65535~+65536
解析:
采用32位定长指令字，其中操作码为8位，两个地址码一共占用32-8=24位，而sw指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址，机器中共有16个通用寄存器，则寻址一个寄存器需要log216=4位，源操作数中的寄存器直接寻址用4位，而目的的操作数采用基址寻址也要指定一个寄存器，同样用掉4位，则留给偏移址的位数为24-4-4=16位，而偏移址用补码表示，因此16位补码的表示范围为-32768~+32767
7.在下列数中最大的数为（B）
A.（10010101）2B.（227）8C.（143）5D.（96）16
知识点：
进制转换内容。
8.在机器中，（B）的零的表示形式是唯一的。
1.原码B.补码C.反码D.原码和反码
知识点：
书上原文
9.下列说法不正确的是（D）
1.任何可以有软件实现的操作也可以由硬件来实现
2.固件就功能而言类似于软件，而从形态来说有类似于硬件
3.在计算机系统的层级结构中，微程序属于硬件级，其他四级都是软件级
4.面向高级语言的机器是完全可以实现的。
知识点：
书上原文
第三章
1..下列哪条指令在发生溢出时不会产生异常（B）
A.加法
B.无符号加法
C.减法
D.立即数加法
加法（add）、立即数加法（addi）和减法（sub）在溢出时产生异常，无符号加法（addu）、立即数无符号加法（addiu）和无符号减法（subu）在溢出时不会产生异常。
2..下面是用IEEE754的单精度表示的二进制数，将它化成十进制浮点数正确的是（A）。
11000001110100000000000000000000
A、-26B、-17C、1D、-1
1100000111010000000000000000
符号位为1，表示为负数；指数域为10000011，化为十进制为131；尾数域的值为0.101，使用基本公式计算：
-1*（1.101*2^4）=11010=-26（10）。
3.-0.25和0.3125的乘积是（A）.
A-1.010X2^-4B-1.011X2^-4C-1.101X2^-4D-1.100X2^-4
将不带偏阶的指数相加：
-2+（-2）=-4
或者使用带偏阶的表达:
（-2+127）+（-2+127）-127
=（-2-2）+（127+127-127）
=-4+127
=123
将有效数相乘：
1.000
1000
0000
1000
—————
1010000
乘积是1.010000X2^-4，但是我们要保留4位，所以答案是1.010X2^-4
检查是否规格化：
乘积已经规格化，并且127≥-4≥-126,所以没有上溢和下溢（使用带偏阶的表达，254≥123≥1，所以指数域可以表达）
对值舍入没有使其发生变化：
1.010X2^-4
因为初始的源操作数符号相异，所以积的符号为负。
因此，积为-1.010X2^-4
4.处理器主要是由运算器和控制器两部分组成。
运算器用来对数据进行各种算术和逻辑运算，它也被称为______。
A．处理单元
B．运算单元
C．执行单元
D．控制单元
正确答案：
C
解析：
运算器一般由基本逻辑部件（ALU）和浮点运算器组成，用宋对数据进行算术运算和逻辑运算，它也称为执行单元。
5.CACHE中有64块，每块16个字节，字节地址1200会被映射到CACHE的那一块？
（块地址块号）
A.7611B.7511C.1176
正确答案：
B
解析：
块地址：
1200/16=75
块号：
75mod64=11
6.在定点运算发生溢出时，应（）
A,向左规格化B,向右规格化C,舍入处理D,发出出错信息
正确答案：
D
解析：
不要和浮点数溢出混淆
7、MIPS算术指令中，哪条指令发生溢出时不会产生异常（）
A,addB,addiC,subD,addu
答案：
D
8、下面是用IEEE754的单精度表示的二进制数，将它化成十进制浮点数正确的是（）。
11000000110100000000000000000000
A、-6.5B、-7.25C、1D、-1
答案：
A1100000011010000000000000000
符号位为1，表示为负数；指数域为10000001，化为十进制为129；尾数域的值为0.101，使用基本公式计算：
-1*（1.101*2^2）=110.10=-6.5（10）。
9.-0.75的单精度二进制格式为
A、10111111010000000000000000000000
B、10101111010000000000000000000000
C、11001111010000000000000000000000
D、11011111010000000000000000000000
答案：
A
-0.75=-0.11
（2）=-1.1x2^（-1）=（-1）^Sx（1+fraction）x2^（E-127）.S=1fraction=XXXX0E=01111110
第四章处理器
1.CPU包含
A.运算器B.控制器
C.运算器、控制器和主储存器D.运算器、控制器和cache
答案：
D
解析：
考察对CPU概念及组成的了解。
CPU，是电子计算机的主要设备之一，电脑中的核心配件。
其功能主要是解释计算机指令以及处理计算机软件中的数据。
电脑中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。
CPU包括运算逻辑部件、寄存器部件（cache），运算器和控制部件（控制器）等。
2.下列与流水CPU有关的选项中，正确表述的一项是
A.流水CPU是一种非常经济而实用的时间并行技术
B.流水CPU是以空间并行性为原理构造的处理器
C.流水CPU一定是多媒体CPU
D.流水CPU设计者不必解决冒险
答案：
A
解析：
考察对流水CPU、流水线知识的掌握。
流水CPU是一种非常经济而实用的时间并行技术，流水CPU是以时间并行性为原理构造的处理器。
流水线通过提高指令的吞吐率改进系统性能。
流水线设计者必须解决冒险。
指令集的设计影响流水线实现的复杂性。
流水CPU不一定是多媒体CPU。
3.下列关于异常的说法错误的一项是
A.处理异常和中断而不牺牲处理器性能是很困难的
B.异常处理例程可以不调整
C.从最早发生异常的指令开始处理异常
D.根据引起异常的原因，调用相应的处理程序，决定所需要的操作
答案：
B
解析：
处理异常和中断而不牺牲处理器性能是很困难的。
不预期的事件发生，需要改变控制流。
异常处理例程必须调整，从保存的地址中减去4。
从最早发生异常的指令开始处理异常，清除后续的所有指令。
根据引起异常的原因，调用相应的处理程序，决定所需要的操作。
7.以下哪些操作不是加法指令ADDR1,R2,R3（其功能为R1=R2+R3）执行过程中会进行的（B）。
A.取指令
B.读寄存器R1和R2
C.ALU单元完成加法运算
D.写寄存器R1
解析：
会读寄存器R2,R3，而不是R1。
8..引入控制信号ALUctr的作用是（A）。
A.控制ALU单元要完成的运算。
B.控制ALU单元将要使用哪些输入。
C.控制ALU单元的结果将被写入哪个寄存器。
D.表示ALU单元的运算结果是否为0。
解析：
在操作控制端ALUctr的控制下，在ALU中执行“加法”、“减法”、“按位或”、“带符号整数比较小于置1”和“无符号数比较小于置1”等运算。
9.以下是关于数据冒险的叙述（）
a.数据冒险是指后面指令用到的数据还未来得及由前面指令产生
b.在发生数据冒险的指令之间插入空操作指令能避免数据冒险
c.采用转发（旁路）技术可以解决部分数据冒险
d.通过编译器调整指令顺序可以解决部分数据冒险
以上叙述中正确的是（D）。
A.a,b,d
B.a,b,c
C.a,c,d
D.全部提交
解析：
略。
全部正确。
第五章
1.某计算机的cache块工16块，采用二路组相联映射方式，每个主存块大小为32字节，按照字节编制。
则主存129号单元的主存块硬装如刀cache的组号是：
（C）
A、0B、2C、4D、6
解：
二路组相联，所以每组2块，共有16/2=8组，所以组号占3位。
每块32字节，所以块内地址占5位。
129转化为二进制：
10000001：
前3位为组号，100：
=4
2.假设用若干个2Kx4位的芯片组成一个8KX8位的存储器，则地址0B1FH所在芯片的最小地址为：
解：
用2片组成一行，共4行，所以片选地址占2位。
片内地址有2k=211，所以占11位
0B1FH：
000|01|01100011111这三段为前缀，片选地址，片内地址。
该片芯片的最小地址是片内地址全0：
000|01|00000000000=0800H
3.假设某计算机的存储系统由Cache和主存组成。
某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是
A．5%B．9.5%C．50%D．95%
程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，也就是说Cache完成存取的总次数为1000-50=950。
那么Cache的命中率=（1000-50）/1000=95%。
例题3答案：
D
4.假定用若干个2K×4位芯片组成一个8K×8位存储器，则地址0B1FH所在芯片的最小地址是（4）
（4）A．0000HB．0600HC．0700HD．0800H
分析
芯片的大小为2K×4位，而存储器的大小为8K×8位，不难得出要获得这样一个大小的存储器，需要8片2K×4位的芯片。
如果按字节编址，对应一个大小为8K×8位的存储器，需要13位地址，其中高3位为片选地址，低10位为片内地址，而题目给出的地址0B1FH转换为二进制为0101100011111，其高3位为010，即片选地址为2。
因此，地址0B1FH对应第2片芯片，该芯片的起始地址（最小地址）为0100000000000，即0800H。
答案：
D
5.下列有关RAM和ROM的叙述中，正确的是（5）
IRAM是易失性存储器，ROM是非易失性存储器
IIRAM和ROM都采用随机存取方式进行信息访问
IIIRAM和ROM都可用做Cache
IVRAM和ROM都需要进行刷新
（5）A．仅I和II B．仅II和IIIC．仅I，II，IIID．仅II，III，IV
分析
对于计算机系统中的存储器，常用的数据存取方式有顺序存取、直接存取、随机存取和相联存取四种。
其中RAM和ROM都是采用随机存取方式。
RAM具有读/写方便，使用灵活等优点，但断电后无法保存信息，因此只能用于暂存数据，可用于主存和高速缓冲存储器。
ROM的信息是固化在存储器中，断电后仍然能保存信息，信息不容易丢失。
但ROM中的信息只可读出，无法改写，当然不需要刷新。
一般用于存放系统程序BIOS和用于微程序控制，不适合用于读写频繁的Cache。
答案：
A
6.下列命令组合情况中，一次访存过程中，不可能发生的是
A．TLB未命中，Cache未命中，Page未命中
B．TLB未命中，Cache命中，Page命中
C．TLB命中，Cache未命中，Page命中
D．TLB命中，Cache命中，Page未命中
6分析
TLB是缓存曾经访问过的虚拟地址所指向的物理地址，以使将来快速得到相同物理地址的高速存储器，可以与Cache的作用相类比。
在一次访问存储器的过程中，如果能够Cache命中，很显然，说明就访问到了需要的页（Page），即Page命中。
同样的道理，如果能够TLB命中，也说明访问到了需要的页，如果这两者都命中，那么页肯定命中。
因此本题中选项D的情况是不可能发生的。
6答案：
D
7.在计算机中，__B_____的零表示形式是唯一的
A原码B补码C反码D反码和补码
8.主存储器和cpu之间增加cache的目的是A
A解决cpu和主存之间速度不匹配的问题。
B扩大存储器容量
C扩大cpu中寄存器的容量
D增加寄存器数量
9.计算机中采用补码运算是为了C
A与手动运算方法保持一致
B提高运算速度
C简化计算机的设计
D提高运算的精确度
10.一个八位二进制数用补码表示，由三个1，五个0组成，则最小值为B
A-127B-32C-64D-36
11.某计算机字长32k，存储容量256KB，按字编制，寻址范围是C
A128kB64kC64KBD.256KB
12.关于虚拟存储器说法正确的是B
A采用写直达机制
B必须使用写回机制
C两种方法均可
二简答题：
第一章）
1.什么是存储程序原理？
按此原理，计算机应具有哪几大功能？
答:
存储程序是指讲指令以代码的形式事先输入到主存储器中，然后按其在存储器中的首地址执行程序的第一条指令，以后就按照该程序的规定顺序执行其他指令，直至程序执行结束。
计算机按照此原理应该具有5大功能：
数据传送功能、数据存储功能、数据处理功能、操作控制功能、操作判断功能。
第二章）
2.设机器数的字长8位（含1位符号位），分别写出下列各二进制数的原码、补码和反码：
0，-0，0.1000，-0.1000，0.1111，-0.1111，1101，-1101。
3.将如下c语言代码翻译成mips语言。
f=（a+b）-（x-y）
参考答案：
add $t0,a,b #临时变量$t0=a+b
sub $t1,x,y #临时变量$t1=x-y
sub f, $t0, $t1 #f=$t0-$t1
4.第四章
1.对指令：
0x2509000A而言，符号扩展单元和左移两位单元的输出是什么？
答：
符号扩展单元：
00000000000000000000000000001010
左移两位单元：
0100001001000000000000101000
0x2509000A转化为二进制为00100101000010010000000000001010
符号扩展单元将[15-0]扩展为32位。
000000000000101000000000000000000000000000001010
左移两位单元相当于将低26位后加00，变成28位。
010000100100000000000010100100001001000000000000101000
5.第五章
直接相联中：
一个cache中有64个块，块大小为4个字，地址为32位，
1，计算cache中总的标记位数
2，字节地址1201将被映射到cache中的那一块
两路组相连，全相连中又是什么
答：
1，直接相联：
1，块大小为16（=2^4）字节，32为地址域中的32-4=28位用来提供索引和标记位，直接映射中组数和块数一样，log2（64）=6，因此有6位是索引位：
总的标记位数
（28-6）*64=22*64=14086
2，（块地址）mod（cache中的块数）
块地址为（取地板）（字节地址/每块字节数）
则块地址为（取地板）（1201/16）=75
块号（75mod64）=11
2，两路组相联：
1，相联毒增加一倍组数减少1/2，索引cache位数相应减一
（28-5）*64=23*64=1472b
2，块地址modcache中的组数
可以放在（75mod32）=11组中的任一块中，即22,23块
3，全相联：
1，全相联，相当于一个有64个块的组，标记位是28位，28*64=1972b
2，全相联可放在任一块中
三问答题
2.浮点数的表示范围较广，在实际应用中很少出现溢出，仅在理论上的两种极端情况下，但仍有可能出现两种溢出，试论述两种溢出，并简述解决浮点数溢出所采取的方法，以及此方法的优势。
上溢：
正的指数过大导致指数域放不下的情况。
下溢：
负的指数过大导致指数域放不下的情况。
为了减少上溢和下溢的，可以采取双精度的浮点算数，即c语言中的double型，以64位来表示浮点数
优势：
不仅增加了指数范围，还提供了更大的精度。
3.当遇到什么情况时，流水线将受阻？
有何解决方法？
举例说明
答
1.结构冒险，缺乏硬件支持而导致流水线受阻，方法重新设计符合流水线的硬件
2.数据冒险，无法提供指令所需数据而导致流水线受阻，方法1用旁路直接提前得到数据，方法2空指令
3.控制冒险，指令地址的变化不是流水线预期而导致流水线受阻，方法1堵塞即等到分支指令的结果出来再执行，方法2预测，静态分支预测，动态分支预测（1位或2位）
4.题目：
请用图示说明三级存储器体系分别由哪些部分组成，并比较cache—主存和主存—辅存这两个存储层次的不同点。
解：
目的性不同：
Cache主要解决主存与CPU的速度差异问题，而辅存解决存储容量问题。
数据通路不同：
CPU与Cache和主存之间有直接访问通路，而CPU与Cache和辅存间不存在直接访问通路。
透明性不同：
Cache和主存间的管理均由硬件完成，而主存和辅存间的管理由硬件和软件共同完成。
5.给出虚拟存储器的页表的定义及构成。
解：
页表（pagetable）用来保存虚拟地址和物理地址之间转换关系的表。
页表保存在主页中，通过页表寄存器找到页表的首地址。
每个程序都有自己的页表，用来将程序的虚拟地址映射到主存中。
通常使用虚拟页号来索引，如果这个虚拟在主存中，页表中的对应项将包含对应的物理页号。
升级会员 