电子钟课程设计.docx
《电子钟课程设计.docx》由会员分享，可在线阅读，更多相关《电子钟课程设计.docx（10页珍藏版）》请在冰豆网上搜索。
电子钟课程设计
西安翻译学院
课程设计报告
院系：
西安翻译学院信息工程学院
课程名称：
数字电子技术
设计题目：
数字电子钟设计
专业：
通信技术
班级：
学号：
姓名：
指导教师：
设计时间：
2010年12月20日
二零一零年十二月二十日
课程设计任务书
设计题目
数字电子钟设计
学生姓名
专业
通信技术
班级
设计要求：
1．输入10HZ的时钟；（提示：
对已有kHz频率时钟进行分频）
2．能显示时、分、秒，24小时制；
3．时和分有校正功能；
注意：
硬件资源的节约，否则器件内资源会枯竭。
学生应完成的工作：
1.查找电路相关资料，选择设计方案；
2.元器件及参数选择；
3.画出电路原理图；
4.制作实物时钟与调试。
5．完成课程设计报告
参考文献阅读：
金仁贵《电工电子基本技能实训》北京大学出版社2006.9
王建新、姜萍主编《电子线路实践教程》科学出版社。
2003.9
何书森《实用数字电路原理与设计速成》福建科学技术出版社
工作计划：
12.5——12.13与组员讨论分析设计任务，提出总体设计方案（设计方法、程序流程图），并向指导老师说明；
12.14——12.20确定方案，分析数据，设计实验，进行仿真，搭实际电路；
12.21——12.24完成设计报告。
任务下达日期：
2010年12月5日
任务完成日期：
2010年12月26日
指导教师（签名）：
学生（签名）：
目录
1.课程设计目的-3-
2.课程设计题目描述和要求-3-
2.1课程设计题目描述-3-
2.2课程设计要求-5-
3.课程设计报告内容-5-
3.1数字电子时钟的构成框图-5-
3.2数字电子钟组成电路分析-6-
1.信号产生电路-6-
2.时间计数器电路-7-
3.译码驱动电路-7-
4.数码管-7-
5.数字时钟的计数显示控制-8-
6.校时功能的实现-9-
4.元件清单-10-
5.课程设计总结-10-
5.1设计过程中遇到的问题及其解决方法-10-
5.2设计体会-11-
5.3对该设计的建议-12-
6.参考文献-12-
1.课程设计目的
训练综合运用学过的数字电路的基本知识，设计比较复杂的数字电路的能力。
熟悉各种芯片的基本概况和应用方法，加深课程了解。
学会使用模拟仿真软件。
学会主动接触实验室各种器材，虚心向老师请教学习，学会自我完善。
培养自己的团队精神,合作精神和创新精神，锻练自我，顺利完成课程设计。
2.课程设计题目描述和要求
2.1课程设计题目描述
纵观自己所处的这个快速发展的信息时代，数字电路的技术已广泛应用于各个领域中，它们无处不在我们的身边，我们通常所使用的手机，数码相机，MP3，MP4等电子产品都关联到数字电路的应用，而我想从自己所学专业的某一点出发，来分析数字电路在生活中的广泛应用。
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。
经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
数字电子钟设计的目的是在于提高自己在电子技术方面的实践技能，把自己所学到的理论知识应用于实际生活中，使自己有解决实际问题的能力。
初步掌握设计的要求和方法，逐步熟悉设计的每一个关键点，培养自己独立动手能力。
2.2课程设计要求
1．时制式为24小时制。
2．采用LED数码管显示时、分采用数字显示。
3．具有方便的时间调校功能。
4．交流220V供电，并有备用电源，以便停电时维持正常计时
3.课程设计报告内容
3.1数字电子时钟的构成框图
数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。
在本设计中555振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。
秒信号送入计数器进行计数，把累计的结果以‘时’、‘分’、‘秒’的数字显示出来。
‘时’显示由二十四进制计数器、译码器、显示器构成，‘分’、‘秒’显示分别由六十进制计数器、译码器、显示器构成。
3.2数字电子钟组成电路分析
1.信号产生电路
本设计方案使用555多谐振荡器来产生1HZ的信号。
通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。
虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，同过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。
我们组依然同时设计了555和晶振两个信号产生电路。
电路图如下：
2.时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器及星期计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器。
3.译码驱动电路
74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码，可以直接把数字转换为数码管的显示数字，从而简化了程序。
4.数码管
数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为共阴极LED数码管。
5.数字时钟的计数显示控制
在设计中，我们使用的是74LS160十进制计数器，来实现计数的功能，实验中主要用到了160的置数清零功能（特点：
消耗一个时钟脉冲），清零功能（特点：
不耗时钟脉冲），在上级160控制下级160时候通过组合电路（主要利用与非门）实现，在连接电路的时候要注意并且强调使能端的连接，其将影响到整一个电路的是否工作。
电路的控制原理如下：
秒钟由个位向十位进位：
0000—0001—0010—0011—0100—0101—0110—0111—1000—1001实现个位的计数，采用的是置数的方式（利用RCO端口），当电路计数到1001的时候采用一个二输入与非门接上级输入的高位和低位输出作为下级的信号，实现了秒区的个位和十位的显示与控制。
设计中注意到接的是一个与非门而不是与门，目标在产生一个时钟脉冲。
实现正确的显示。
由秒区向分区的显示控制：
基本原理同上，在秒区十位向时区个位显示的时：
0000—0001—0010—0011—0100—0101产生了六个脉冲的时候向下级输出一个时钟脉冲，利用的还是与非门，目标仍是实现正确的计时显示。
分区的显示及整体电路反馈清零：
当数值显示达到：
23：
59的时候要实现清零的工作，采用CLR清零的方式反馈清零。
具体设计接出控制端的9，5，3，2用十六进制表示后高电平对应引脚接与非，将非门输出信号的值反馈给各个160芯片的清零端（CLR）既可以实现清零了。
6.校时功能的实现
当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:
首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.
根据要求,数字钟应具有分校正功能,因此,应截断分个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.
在实验实现过程中使用的是通过开关（普通开关）来实现高低电平的切换，手动赋予需要的高低电平来实现脉冲的供给，将脉冲提供到所需要的输入（CLK）端口，实现校时，仿真过程中能够正常校时并且在校时的时候达到了预定的效果；而在我们进入实际电路连接的时候，利用开关（手控导线点触实现）来实现校时再不像仿真那样的精确了，原因分析是由于使用的是普通的开关同时利用的是手动的对CLK端口赋予脉冲信号，在实现手动生成脉冲信号的过程中产生了扰动，即相当于产生了多个的脉冲信号对需要的数码管进行校时，如此，并没有达到仿真的精确效果，但是在实验中通过改进电路的校时方式，不是用手触开关产生脉冲信号（如若需用手触则需要使用一个锁存器实现去抖动，才能够在脉冲生成时候不产生干扰的脉冲，实现正常的校时），而是使用信号发生器实现信号的提供，对需要校时的数码管在相对应的CLK端口提供脉冲信号实现校时，利用此方式实现校时则比手触开关方式效果要好。
元件清单
74LS47
6
电容
若干
74LS390
3
5V电源
1
与门
5
连接线
若干
电阻
若干
共阴极八段数码管
6
面包版
4
万用表
1
5.课程设计总结
5.1设计过程中遇到的问题及其解决方法
在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至。
连接电路时,把时个位的QD和时十位的1脚断开,然后时十位的1脚接到晶振的3脚,时十位的3脚接到秒个位的1脚,所连接的电路图无法正常工作,时十位从0-9的跳,时个位只能显示一个0,在这个电路中3脚的分频用到两次,故无法正常显示,因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可,因此把时十位的CD4511的12,6脚接地,7脚改为接74HC390的5脚,74HC390的3,4脚断开,然后4脚接9脚即可,其中空出的74HC390的3脚就可用于2Hz的分频,分频后变为1Hz,整个电路也到此为正常的数字钟计数。
5.2设计体会
在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。
在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏.又例如74LS390芯片,在仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的.
在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。
5.3对该设计的建议
此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力。
6.参考文献
参考文献阅读：
金仁贵《电工电子基本技能实训》北京大学出版社2006.9
王建新、姜萍主编《电子线路实践教程》科学出版社。
2003.9
何书森《实用数字电路原理与设计速成》福建科学技术出版社
指导教师评语
成绩：
指导教师签字：
年月日
院系意见：
负责人签字：
年月日
升级会员 