EDAI便携式数字系统实验与设计平台说明书打印版03.docx

EDAI便携式数字系统实验与设计平台说明书打印版03.docx

《EDAI便携式数字系统实验与设计平台说明书打印版03.docx》由会员分享，可在线阅读，更多相关《EDAI便携式数字系统实验与设计平台说明书打印版03.docx（11页珍藏版）》请在冰豆网上搜索。

EDAI便携式数字系统实验与设计平台说明书打印版03

EDA-I便携式数字系统实验与设计平台说明书

湖南大学

嵌入式系统及网络实验室

本说明书主要介绍了EDA-I便携式数字系统实验与设计平台的硬件资源、硬件驱动安装方法及基于该实验平台的测试程序，希望能为用户快速掌握及使用该实验平台提供方便。

责任编辑方恺晴fangkq601@

主编袁浦豪yuanpuhao@

编辑戚芳芳张婷文龙李涛

张良熊鹏

审核曾娟丽juanliz@

策划徐成cheng_xu@

图目录

1平台简介

EDA-I（便携板）面向高校计算机、通信、信息安全、智能等信息类专业的数字系统设计平台。

主要特点：

1）小巧轻便，面积仅仅相当两张银行卡大小（12*8cm2）。

2）USB电缆集供电、下载及通信于一体，使用方便简捷。

3）支持串口通信调试。

1.1相关实验课程

数字电路与逻辑设计实验、计算机组成原理实验、数字集成电路设计基础实验、USB串并通信实验、基于IP核的数字系统设计、CPU设计等。

1.2硬件资源

EDA-I（便携式）实验平台的资源布局如图1-1所示：

图11实验平台资源布局图

1.主芯片：

ALTERA公司EPF10K20TI144-4，提供2万逻辑门

2.配置芯片：

ALTERA公司EPM240T100C5N

3.USB串并转换芯片：

FTDI公司的FT245BL

4.通用时钟（时钟频率：

0.9Hz-6MHz范围内可调整）：

4组

5.通用LED指示灯：

24个

6.通用电平输入/LED指示：

24个

7.通用脉冲输入按键：

8个

8.动态数码管显示：

8个

9.通信下载切换开关：

1个

1.3部分电路工作原理

1.3.1时钟资源

四个时钟资源，每个CLK都有对应的三个拨码控制开关，用于设置时钟频率，对应的D[2..0]为EPM240T100C5N中的输入，作为时钟选择信号。

图1-2为该部分原理图。

图12时钟部分的电路图

在EPM240T100C5N中，将外部晶振产生的时钟作为24位计数器的时钟信号输入，通过D[2..0]的输入来选择相应的时钟频率。

图1-3中，counter为一个24位计数器，该24位输出连接到3个相同的图1-4中的多路选择器。

图1324位计数器，其中CLK为时钟信号

图14多路选择器

图1-4中的clk1_sel2—clk1_sel0连接了CLK1的D2—D0。

当D[2..0]的值从7-0变化，图中clk1的输出同时依次为out[7]—out[0]，其中out[0]频率最高，为6MHz，out[n]为out[n-1]的2分频（n为7~1）。

CLK1-CLK4频率基准依次为6MHz，100KHz，1KHZ，100Hz，并由拨码开关调整D[2..0]来设定时钟输入值。

当开关闭合（对应拨码开关向下），此时对应输入为0，开关断开表示对应输入为1。

因此拨码开关全部闭合，选择的时钟频率最高，全部断开选择的时钟频率最低。

例如CLK1，当三个开关依次为闭合，断开，闭合，则D[2..0]的输入值为010，则CLK1表示的时钟频率为6M/（2^2）=1.5MHz。

1.3.2数码管显示资源

实验箱上共有8个数码管，其中SEL7—SEL0作为数码管选择信号，ABCDEFGH依次对应7段译码器及小数点的选通信号。

如图1-5所示：

图15数码管显示资源电路图

为了节省资源，8个数码管共用8个段选择信号，在设计的时候，可以选择让SEL7—SEL0依次有效（SEL信号低电平有效），然后对应的每个SEL，ABCDEFGH有其相应的值（段选择信号高电平有效），只要扫描频率足够，由于人眼的视觉暂留，用户观察到8个数码管同时发光，且每个数码管显示的值互相不干扰。

如某时刻SEL0的值为0，ABCDEFGH的值为00001100，则最右边数码管显示的值为“1”。

数码管的段选排列图如图1-6所示:

图16数码管的段选排列图

1.3.3输入按键资源

图1-7为8个开关的原理图。

K7-K0一共8个按钮开关控制输入信号，当按键弹起时，输入值为逻辑“1”，当按键按下时，开关导通，则输入值为逻辑“0”。

图17输入按键电路

1.3.4LED输出显示资源

一共有24个发光二极管，X（Y/Z）7-X（Y/Z）0作为输出信号，当输出为高电平时，发光二极管导通，产生光源；当输出为低电平时，发光二极管无法导通，灯不亮。

如图18所示:

图18LED输出显示电路

1.3.5输入开关/输出显示复用资源

实验箱上共有8*3，即24个开关与24个发光二极管，图19为该复用资源原理图。

当A（B/C）7-A（B/C）0作为输入时，开关闭合（对于拨码开关向上），则对应输入值为逻辑“1”且发光二极管亮，若开关断开，则输入值为逻辑“0”，数码管不亮。

当作为输出时，输出值为逻辑“1”，则发光二极管亮，当输出值为逻辑“0”时，发光二极管不亮。

图19输入开关/输出显示复用电路

1.4通信功能模块

实验平台上包含一块FTDI公司的FT245BL芯片，该芯片完成了对USB通信协议的封装，并且FTDI公司也提供了基于该芯片的虚拟串口驱动。

该芯片提供了输入输出缓存。

上机位通过串口软件，如串口助手可以完成对芯片内部的数据读写；下机位通过实验平台的主芯片EPF10K20TI144-4芯片来完成对该芯片内部数据的读写。

通过上下机位的读写配合来完成实验平台与PC机的通信。

2硬件驱动安装

2.1下载电缆线驱动安装

将实验平台的通信下载开关切换到下载处，插上USB电缆，计算机显示图21，选择“从列表或指定位置安装（高级）”选项，单击下一步。

图21查找新硬件

在图22中选择手动搜索安装路径。

单击浏览，选择Quartus软件的安装位置，选择文件夹：

D:

\altera\90\quartus\drivers\usb-blaster，单击确定后选择下一步。

图22选择usb-blaster驱动

计算机开始安装驱动，图23表明正在安装驱动。

图23正在安装驱动

图24表示成功安装完成下载驱动，单击完成确认。

图24安装完成

2.2通信下载驱动安装

准备好驱动程序。

将通信/下载开关切换至通信状态，安装通信驱动。

图25显示计算机查找到新硬件，选择从“从列表或指定位置安装（高级）”选项，单击下一步。

图25找到新硬件

按照图26中选择刚才准备好的驱动文件，确定后单击下一步。

图26驱动位置

图27表明计算机正在安装驱动。

图27安装驱动

驱动安装后电脑显示图28，表明计算机USBSerialConverter驱动安装完成。

图28USBSerialConverter安装完成

计算机还需安装另外一个驱动，此时无需任何操作，计算机会显示找到新硬件，如图29。

选择从“从列表或指定位置安装（高级）”选项，单击下一步。

图29USBSerialPort

仍然是图26中选择的包含驱动的文件夹，如图210。

图210选择驱动位置

选择下一步后，计算机开始安装驱动，出现图211后单击完成，USBSerialPort驱动安装完成。

图211驱动安装完成

至此，使用该实验平台所需的驱动全部安装完成，用户可以通过计算机来下载配置实验平台或者与实验平台进行通信。

3测试程序

测试程序主要由逻辑资源测试与通信功能测试两部分组成。

在测试程序中有详细的源代码注释，方便用户理解具体操作与实现。

该测试程序不但可以检测整个实验平台的所有功能，也可以作为实验平台资源参考实例使用。

3.1逻辑资源测试

图11展示了实验平台的所逻辑资源。

K7，K6，K5分别用于A，B，C输入/输出功能选择。

当K7，K6，K5为逻辑“1”（开关未按下），A，B，C充当输入，当A7-A0，B7-B0，C7-C0为逻辑“0”时，依次使用CLK2，CLK3，CLK4依次作为X7-X0，Y7-Y0，Z7-Z0显示的扫描频率，由于CLK2，CLK3频率较快，需对两个时钟信号进行分频处理。

通过观察能否依次扫描8个LED灯来测试输出是否正常工作，然后通过调整时钟信号的开关，通过观察流水灯扫描速度来判断时钟选择开关是否正常工作。

当A7-A0有输入不为0时，X7-X0作为A7-A0的输出显示，通过观察输出值是否与输入值相同来判断输入开关资源是否正常工作。

当K7，K6，K5为逻辑“0”（开关按下），则A，B，C充当输出，通过流水灯指示观察A，B，C显示输出指示是否正常。

8个按钮开关依次作为8个计数器的使能开关，按钮按下时计数器开始计数，且8个计数器值依次通过8个数码管显示，来观察8个按钮是否正常工作，其中计数器的时钟输入使用CLK1降频后的值，当使能信号有效时，观察数码管计数速度来判断CLK1的时钟选择开关是否正常工作。

3.2通信功能测试

逻辑资源测试完成后，将实验箱通信/下载开关切换到通信功能，测试实验箱的通信功能。

K1是复位信号，按下有效。

一般情况下，FPGA将上位机送来的8位数据直接送回上机位；当K0按下，表示FPGA将会把从上机位获取的8位数据的高四位与低四位交换后送回上机位。

用户可以通过串口助手来观察实验平台是否正常工作。

4光盘附件

4.1Quartus软件

Quartus是Altera公司提供的开发工具。

实验平台正是采用了Altera公司的FLEX10K系列芯片。

光盘附带了Quartus9.0完整版及其license的破解工具。

光盘也提供了关于该软件的使用文档及操作演示视频。

演示视频中配有详细的文字解释说明。

4.2参考实例

该部分附带了基于该实验平台的一些设计实例，可供使用者参考。

主要有平台测试程序、电子时钟、BCD乘法器、手动通信等。

4.3文档资料

该部分主要包含了一些文档资料、与实验平台进行通信所需的串口助手软件及平台驱动。

资料主要包括：

实验平台原理图，该图展示了整个实验平台的管脚连接；FT245BL芯片参考资料，掌握该芯片的读写时序是完成与上机位软件通信的关键；VerilogHDL硬件描述语言教材；硬件描述语言代码撰写规范；FPGA开发参考书籍资料等。