基于DSP的语言存储与回放系统精品.docx
《基于DSP的语言存储与回放系统精品.docx》由会员分享，可在线阅读，更多相关《基于DSP的语言存储与回放系统精品.docx（30页珍藏版）》请在冰豆网上搜索。
基于DSP的语言存储与回放系统精品
武汉大学
毕业论文
基于DSP的语言存储与回放系统
摘 要
语音信号是信息的重要形式，语音信号有着广泛的应用领域，而语音压缩在语音信号的传输，存储等方面有着非常广泛的作用，并在通信领域已经有了较成熟的发展和应用。
TI公司的TMS320c54x系列DSP的体系架构，包括CPU（中央处理单元）、总线结构、指令系统、寻址模式及片上外设等方面。
在此基础上，开发了一个实用的语音信号采集与处理电路板，对电路板的存储器模块、数字编解码芯片TLC320AD50C（简称AD50）的A/D、D/A模块等作了重点分析与接口电路设计。
本次设计具有高速、实时、灵活的特点，实现了一个完整的语音信号数字化处理系统，可以对模拟信号进行采集、处理、播放等功能，并且可以用有限的存储空间存储较多的数字语音信号，完成多种语音处理功能。
关键词：
语音信号，TI,TMS320C54x，DSP,数字编解码芯片TLC320AD50C
第1章绪论
1.1关于数字信号处理（DSP）语言存储与回放的发展历史及研究现状3
1.2本次课题研究的内容5
1.3本方案特点5
第2章TMS320VC5402和TLC320AD50C的基本结构与特性
2.1TMS320C5402的基本结构与特性6
2.1.1TMS320C54x的封装与总线结构6
2.1.2TMS320VC5402的基本介绍6
2.2TLC320AD50C的基本结构与特性8
2.2.1TLC320AD50C的基本结构特性8
2.3TLC320AD50C的内部控制存储器10
2.3.1控制寄存器110
2.3.2控制寄存器210
2.3.3控制寄存器311
2.3.4控制寄存器411
第3章以DSP为核心处理系统的硬件设计
3.1系统框图12
3.2复位电路12
3.3时钟电路13
3.4闪存（FlashROM）与DSP的接口14
3.5高速缓存（SRAM）与DSP的接口15
3.6电源设计16
第4章语音存储与回放系统的总体的硬件设计
4.1总体方案17
4.2语音模拟信号输入输出电路17
4.3DSP与音频处理芯片的硬件接口设计19
4.3.1多通道缓冲串行口McBSP19
4.3.2TMS320VC5402与TLC320AD50C的接口设计19
第5章系统的软件设计
5.1系统软件设计21
5.1.1程序流程图21
5.1.2程序调试的主要步骤21
5.2通信协议22
结论23
参考文献24
附录25
附录1McBSP通道初始化程序25
附录2TLC320AD50C的初始化程序28
后记31
第1章绪论
近年来，在数字信号处理领域有着绝对优势的DSP技术得到了迅速发展，不仅在通信计算机领域大显身手并已经逐渐渗透到人们日常消费领域。
正因为如此，DSP应用越来越得到普遍重视。
DSP（DigitalSignalProcessing）作为可编程数字信号处理专用芯片是微型计算机发展的一个重要分支，也是数字信号处理理论实用化过程的重要技术工具。
DSP器件分为两大类：
一类是专用于FFT,FIR滤波，卷积等运算的芯片，称为专用DSP芯片；另一类是可以通过编程完成各种用户要求的信息处理任务芯片，称为通用数字信号处理器。
1.1关于数字信号处理（DSP）语言存储与回放的发展历史及研究现状
数字信号处理（DigitalSignalProcessing，简称DSP）是一门涉及许多学科而又广泛应用于许多领域的新兴学科。
DSP有两种含义：
digitalSignalProcessing（数字信号处理）、DigitalSignalProcessor（数字信号处理器）。
我们常说的DSP指的是数字信号处理器。
数字信号处理器是一种适合完成数字信号处理运算的处理器。
20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。
在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。
在当今的数字化时代背景下，DSP己成为通信、计算机、消费类电子产品等领域的基础器件。
DSP的发展大致分为三个阶段：
在DSP出现之前数字信号处理只能依靠微处理器来完成。
但由于微处理器较低的处理速度不快，根本就无法满足越来越大的信息量的高速实时要求。
因此应用更快更高效的信号处理方式成了日渐迫切的社会需求，到了70年代，有人提出了DSP的理论和算法基础。
但那时的DSP仅仅停留在教科书上，即使是研制出来的DSP系统也是由分立元件组成的，其应用领域仅局限于军事、航空航天部门。
一般认为，世界上第一个单片DSP芯片是1978年AMI公司发布的S2811。
1979年美国Intel公司发布的商用可编程器件2920是DSP芯片的一个主要里程碑。
这两种芯片内部都没有现代DSP芯片所必须有的单周期乘法器。
1980年，日本NEC公司推出的MPD7720是第一个具有硬件乘法器的商用DSP芯片，从而被认为是第一块单片DSP器件。
随着大规模集成电路技术和半导体技术的发展，1982年世界上诞生了第一代DSP芯片TMS32010及其系列产品。
这种DSP器件采用微米工艺NMOS技术制作，虽功耗和尺寸稍大，但运算速度却比微处理器快了几十倍，尤其在语言合成和编码译码器中得到了广泛应用。
DSP芯片的问世是个里程碑，它标志着DSP应用系统由大型系统向小型化迈进了一大步。
至80年代中期，随着CMOS工艺的DSP芯片应运而生，其存储容量和运算速度都得到成倍提高，成为语音处理、图像硬件处理技术的基础。
80年代后期，第三代DSP芯片问世，运算速度进一步提高，其应用范围逐步扩大到通信、计算机领域。
90年代DSP发展最快，相继出现了第四代和第五代DSP器件。
现在的DSP属于第五代产品，它与第四代相比，系统集成度更高，将DSP芯核及外围元件综合集成在单一芯片上。
这种集成度极高的DSP芯片不仅在通信、计算机领域大显身手，而且逐渐渗透到人们的日常生活领域。
经过20多年的发展，DSP产品的应用已扩大到人们的学习、工作和生活的各个方面，并逐步成为电子产品更新换代的决定因素。
国内发展DSP的厂商并不多，而主要的应用产品是DVD与无线电话等，因此国内DSP的产值并不高;而在产品应用上，目前重要的DSP应用产品，如行动电话、调制解调器、HDD等个人计算机与通讯领域应用产品，都是采用国际大厂DSPsolution。
虽然目前DSP的主要应用产品的市场都是由国际半导体大厂所控制，但是我国在政策的扶植下，本土厂商积极投入研发资源，以消费性产品作为进入DSP市场的一个敲门砖，也必将在DSP市场上争得一席之地。
国外DSP发展现状:
简略国际DSP处理发展的现状，国外的商业化信号处理设备一直保持着快速的发展势头。
欧美等科技大国保持着国际领先的地位。
例如美国DSPresearch公司，PENTEK公司，Motorola公司，加拿大Dy4公司等，他们很多已经发展到相当大的规模，竞争也愈发激烈。
我们从国际知名DSP技术公司发布的产品中就可以了解一些当今世界先进的数字信号处理系统的情况。
以PENTEK公司一款处理板4293为例，使用8片TI公司300MHz的TMS320C6203芯片，具有19200MIPS的处理能力，同时集成了8片32MB的SDRAM，数据吞吐600MB/s。
该公司另一款处理板4294集成了4片MotorolaMPC7410G4PowerPC处理器，工作频率400/500MHz，两级缓存256K×64bit，最高具有16MB的SDRAM。
ADI公司的TigerSARC芯片也由于其出色的协同工作能力，可以组成强大的处理器阵列，在诸多领域（特别是军事领域）获得了广泛的应用。
以英国TRANSTECHDSP公司的TP-P36N为例，它由4～8片TS101b（TigersARC）芯片构成，时钟250MHz，具有6～12GFLOPS的处理能力。
DSP应用产品获得成功的一个标志就是进入产业化。
在以往的20年中，这一进程在不断重复进行，而且周期在不断缩小。
在数字信息时代，更多的新技术和新产品需要快速地推上市场，因此，DSP的产业化进程还是需要加速进行。
随着竞争的加剧，DSP生产商随时调整发展规划，以全面的市场规划和完善的解决方案，加上新的开发历年，不断深化产业化进程。
1.2本次课题研究的内容
模/数接口设计是DSP系统设计中一个重要的组成部分，本设计是以DSP为中心，通过串行口和数模/模数转换器进行硬件连接，讨论了如何利用多通道缓冲串口MCBSP与NMA结合的方式实现语音信号的采集和处理，阐述了语音压缩的原理和软件设计方法。
以语音处理中基本的A/D、D/A转换为例,采用TMS320C54x数字信号处理器的外围扩展芯片TLC320AD50作为语音采样信号的输入和处理后的语音信号的输出通道,给出了DSP与TLC320AD50的接口设计.详细介绍了TMS320C54x的多缓冲串口（MCBSP）软硬件设计并提出如何用MCBSP在语音通信中降低传输带宽,并提出了具体的设计思想和实现方法.通过使TLC320AD50工作在主方式,DSP工作在从方式,可以实现高速实时的A/D、D/A转换和实现处理后的语音信号低带宽传输。
1.3本方案特点
信息技术和超大规模集成电路工艺的不断发展,极大地推动了DSP的发展。
DSP技术的应用领域也越来越广,尤其在音频处理领域。
目前,在很多语音处理系统中都用到了语音录放模块,采集现场的声音并存储起来供以后回放。
语音处理系统的实时性、功耗、体积以及对语音信号保真度都是影响系统性能的关键因素。
该设计采用的高速54xDSP芯片,最高频率能达到100MIPS能够很好的解决系统的实时性;采用的数字编解码芯片TLC320AD50（以下简称AD50）具有16位样精度,最大功耗仅100mW。
因此,该音频编解码芯片与54xDSP的结合是可移动数字音频录放系统、现场语音采集系统的理想解决方案。
DSP（digitalsignalprocessor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。
DSP又叫数字信号处理。
顾名思义,DSP主要用于数字信号处理领域,非常适合高密度,重复运算及大数据容量的信号处理。
现在已经广泛于通信、便携式计算机和便携式仪表、雷达、图像、航空、家用电器、医疗设备等领域,常见的手机、数字电视和数码相机都离不开DSP。
DSP用于手机和基站中为移动通信的发展做出重要贡献,将在2.5G和3G中扮演重要角色。
可以说,DSP已经融入到生活的方方面面。
DSP相对于一般微作了很大的扩充和增强,主要是:
（1）修正的哈佛结构,多总线技术以及流水线结构。
将程序与数据存储器分开,使用多总线,取指令和取数据同时进行,以及流水线技术,这使得速度有了较大的提高。
（2）硬件乘法器以及特殊指令。
这是区别于一般微的重要标志。
一般微用软件实现乘法,逐条执行指令,速度慢。
而DSP依靠硬件乘法器单周期完成乘法运算,而且还具有专门的信号处理指令,如TM320系列的FIRS,LMS,MACD指令等。
第2章TMS320VC5402和TLC320AD50C的基本结构与特性
2.1TMS320C5402的基本结构与特性
2.1.1TMS320C54x的封装与总线结构
TMS320VC5402有144脚的薄形四边引脚扁平封装（LQFP）或144脚的球栅阵列封装，图2.1为TMS320VC5402DSP芯片的引脚图。
图2.1TMS320VC5402的芯片引脚
C54x包的总线结构括8条16比特宽度的总线，其中：
一条程序总线（PB），三条数据总线（CB、DB、EB），四条地址总线（PABCABDABEAB），这样可以保证在一个机器周期内可以多次访问程序空间和数据空间，总线越多，可以完成的功能就越复杂。
2.1.2TMS320VC5402的基本介绍
（1）CPU
（1）l40比特的ALU，其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字。
（2）2个40比特的累加器，分为三个部分，保护位（39－32比特）、高位字（31－16比特）、低位字（15－0比特）。
（3）桶型移位器，可产生0到31比特的左移或0到16比特的右移。
（4）7x17比特的乘法器
（5）40比特的加法器
（6）比较选择和存储单元CSSU
（7）数据地址产生器DAGEN
（8）程序地址产生器PAGEN
（2）C54x的外设包括
（1）通用I/O引脚，XF和BIO
（2）定时器
（3）PLL时钟产生器
（4）HPI口8比特或16比特
（5）同步串口
（6）带缓存串口BSP
（7）多路带缓存串口MCBSP
（8）时分复用串口TDM
（9）可编程等待状态产生器
（10）可编程bankswitching模块
（11）外部总线接口
（12）IEEE1149.1标准JTAG口
（3）存储器
依赖其并行的工艺特性和片上RAM双向访问的性能，在一个机器周期内，C54x可以执行4条行并行存储器操作：
取指令，两操作数读，一操作数写。
使用片内存储器有三个优点:
高速执行（不需要等待）,低开销,低功耗。
C54x程序存储区有片内ROM、DARAM、SARAM，这些区域可以通过软件配置到程序空间。
当地址落在这些区域内，自动对这些区域进行访问，当地址落在这些区域以外，自动产生对外部存储器的访问。
片内ROM（4K16K24K28K或48K字）可能包括的内容有：
（1）引导程序，可以从串口、外部存储器、I/O口或HPI口引导
（2）256字的μ率扩展表
（3）256字的A率扩展表
（4）256字的正弦表
（5）中断矢量
（4）其他
操作灵活和快速的DSP原理及专用的指令系统。
独立的程序和数据空间允许他同时并行地访问指令和数据，提供了高度的平行性。
在一个独立的周期内可以同时执行一次写操作和两次读操作。
并行的指令存储和特殊功用的指令都可以完全的被在一个机器周期内执行。
数据可以在程序空间或数据空间内传输（见图2.2输入输出时序图）。
这一并行操作是算术、逻辑以及二进制运算的强大的机制。
另外，C5402还包括控制机制从而可以处理中断、循环、程序调用。
图2.2输入输出时序图
VC5402设备提供片上ROM和RAM来帮助系统完成执行任务和系统的综合。
VC5402映射到片上一块4K×16bitROM。
用户可以根据自己的需要来设置ROM的编程实现自己应用目的。
安全选项可以用来保护自定义的ROM。
系统的引导可以在VC5402的片上ROM中利用。
这段引导程序在上电时可以主动的把用户代码程序从片外存储器中装载进来。
但如果引脚MP/MC在硬件复位时被采样低电平，那么程序将从ROM的FF8h0处开始执行。
这个区域包含了启动引导程序的分支指令。
VC5402引导提供了不同装载程序的方法以便适应不同系统的需求：
并行的8位时16位EPROM并行的8位I/O空间或16位模式8位或时16位的串口模式主机端口引导。
2.2TLC320AD50C的基本结构与特性
2.2.1TLC320AD50C的基本结构特性
（1）TLC320AD50C介绍
TLC320AD50C（以下简称AD50）是TI生产的多媒体音频编解码器芯片,它集成了16位A/D和D/A转换器,采样速率最高可达22.05KHz,其采样速率可通过DSP编程来设置。
在AD50内部ADC之后有抽样滤波器,以提高输入信号的信噪比,在DAC之前有插值滤波器,以保证输出信号平滑。
AD50内部有7个数据和控制寄存器,用于编程设置它们的工作状态。
由于语音信号的频率范围在200Hz～23400Hz之间,采样率一般设定为8kHz,所以用AD50做AD转换器非常合适。
AD50的工作方式和采样频率均通过串口编程来实现。
由于转换的数据和控制数据是通过同一串行口进行传输的,所以AD50中有首次通信和二次通信。
首次通信专用于转换数据的传送,其时序如图2.3所示。
二次通信则用来设置和读出寄存器的值,所有的寄存器都在二次通信时编程。
启动二次通信有两种方法,一种是在FC上加高电平,第二种是将15位方式在首次通信的DIN的LSB位置为1。
AD50完成语音信号采集后,在DSP中进行相应的处理算法,语音信号经处理再从AD50输出。
图2.3TLC320AD50C的时序
（2）TLC320AD50C的内部结构
图2.4最上面第一通道为模拟信号输入监控通道，第二通道为模拟信号转化为数字信号（A/D）通道，第三通道为数字信号转化为模拟信号（D/A）通道，最下面一路是AD50的工作频率和采样频率控制通道。
本文所述的输入时钟（MCLK）为8.192MHz，A/D与D/A的采样频率为MCLK/（128*N）Hz（N为AD50C的第4个寄存器4~6位所设）。
图2.4TLC320AD50C的内部结构简图
2.3TLC320AD50C的内部控制存储器
TLC320AD50C有7个8位的内部控制寄存器，每个控制寄存器都有默认值和初始地址，表2.1~2.4叙述了其中4个控制寄存器内部各比特位的功能状态，控制寄存器1~4默认值为00000000b，地址分别为000001b，00010b，00011b，00100b。
2.3.1控制寄存器1
表2.1AD50寄存器1
比特位
描述
7
D7=1：
软件复位
6
D6=1：
软件下电
5
D5=1：
AUXP和AUXM为输入，D5=0：
INP和INM作为输入
3
D4=1：
监控AUXP和AUXM，D4=0：
监控INP和INM
2-3
D3D2=11b：
监控放大器增益=-18dB
D3D2=10b：
监控放大器增益=-8dB
D3D2=01b：
监控放大器增益=0dB
D3D2=00b：
监控放大器关闭
1
D1=1：
数字环路使能，D1=0：
数字环路禁止
0
D0=1：
16比特DAC数据格式，D0=0：
15+1比特DAC数据格式
2.3.2控制寄存器2
表2.2AD50寄存器2
比特位
描述
7
FLAG管脚输出值
6
D6=1：
电话模式使能，D6=0：
电话模式禁止
5
抽取FIR滤波器溢出标志
4
D4=1：
16比特ADC数据格式，D4=0：
15+1比特ADC数据格式
3
D3=1：
模拟环路使能，D3=0：
模拟环路禁止
2-0
保留
2.3.3控制寄存器3
表2.3AD50寄存器3
比特位
描述
7-6
从设备个数
5-0
FSD延迟于FS的SCLK个数，最小为18
2.3.4控制寄存器4
表2.4AD50寄存器4
比特位
描述
7
D7=1：
旁通内部PLL，D7=0：
使能内部PLL
6-4
采样频率选择（N）：
fs=MCLK/（128N）或MCLK/（512N），001b:
N=1，010b:
N=2，000b:
N=8
3-2
D3D2=11b：
模拟输入增益关闭
D3D2=10b：
模拟输入增益=12dB
D3D2=01b：
模拟输入增益=6dB
D3D2=00b：
模拟输入增益=0dB
1-0
D1D0=11b：
模拟输出增益关闭
D1D0=10b：
模拟输出增益=12dB
D1D0=01b：
模拟输出增益=6dB
D1D0=00b：
模拟输出增益=0dB
第3章以DSP为核心处理系统的硬件设计
3.1系统框图
本设计是以DSP为中心，通过串行口和数模/模数转换器进行硬件连接，讨论了如何利用多通道缓冲串口MCBSP与NMA结合的方式实现语音信号的采集和处理，阐述了语音压缩的原理和软件设计方法。
以为中心DSP的外围电路包括中断，复位，电源，和时钟电路等。
TMS320VC5402片内有4k×16bits的ROM和16k×16bits的DARAM，考虑到DSP工作时内部存储器容量可能不足，则有必要添加外部数据存储器，程序存储器等。
本章节主要以DSP为核心处理系统的作外部硬件电路设计，并叙述其工作原理，图3.1为以DSP为中心的外围拓展电路系统框图。
图3.1系统框图
3.2复位电路
在上电或复位过程中，控制CPU的复位状态：
这段时间内让CPU保持复位状态，防止CPU发出错误的指令、执行错误操作，也可以提高电磁兼容性能。
复位电路如图3.2所示：
TMS320C54x与其他微处理器一样，在启动时都需要复位。
使CPU及系统各部件处于确定的初始状态，并从初始状态开始工作。
TMS320C54x的复位信号是从RST引脚输入到芯片内的施密特触发器中的。
当系统处于正常的工作状态时，且振荡器稳定后，如RST引脚上有一个高电平并维持2个机器周期（24个振荡周期），则CPU就可以响应并将系统复位。
因外部复位信号与内部时钟是异步的，所以在每个机器周期的S5P2都对RST引脚上的状态采样。
当在RST端采样到“1”信号且该信号维持19个振荡周期以后，将ALE和PSEN接成高电平，使器件复位，在RST端电压变低后，经1个～2个机器周期后退出。
PSEN引脚拉成低电平，则会引起芯片进入不定状态。
图3.2复位电路
3.3时钟电路
振荡器的等效电路如图3.3所示。
在图中给出了外接元件，即外接晶体及电容C1，C2，并组成并联谐振电路，在电路中对电容C2和C3的值要求不是很严格，如使用高质的晶振，则不管频率为多少，C1，C2通常都选择30pF。
有时，在某些应用场合为了降低成本，晶体振荡器用陶瓷振荡器代替，则电容C1，C2的值取47pf。
我选用内部振荡电路，电容C2，C3的值取30pf。
图3.3晶振电路
3.4DSP与闪存（FlashROM）的接口
闪存是一种长寿命的非易失真（在断电情况下仍能保持所存数据信息的）存储器。
闪存比可擦除只读存储器（EEPROM）的更新速度快，由于其断电时仍能保存数据，闪存通常被用来保存设置信息。
TMS320VC5402与闪存芯片28F400B的电路连接如图3.4所示。
图3.4Flash与DSP的连接
3.5DSP与高速缓存（SRAM）的接口
SRAM不需要配合内存刷新电路即可保存它内部存储的数据，是置于CPU与主存之间的高速缓存。
在这里TMS320C5402外部扩充用的高速缓存芯片为GS71116，图3.5为缓存芯片GS71116与TMS320C5402的连接简图。
图3.5GS71116与DSP的连接
3.6电源设计
为了降低芯片功耗，C54x系列芯片大部分都采用低电压设计，并且采用双电源供电，即内核电源CVDD：
采用1.8V，主要为芯片的内部逻辑提供电压，包括CPU、时钟电路和所有的外设逻辑；I/O电源DVDD：
采用3.3V，主要供I/O接口使用。
可直接与外部低压器件接口，而无需额外的电平变换电路。
DSP芯片采用的供电方式，主要取决于应用系统中提供什么样的电源。
在实际中，大部分数字系统所使用的电源可工作于5V或3.3V，本设计采用TI公司提供的双电源芯片：
TPS73HD318电源的最大输出电流为750mA，并且提供两个宽度为200ms的低电平复位脉冲。
电路图如图3.6所示。
图3.6由TPS73HD318芯片组成的双电源电路
第4章语音存储与回放系统的总体的硬件设计
4.1总体方案
本设计利用AD/DA转换器AD50将由MIC输入的模拟信号转换为16位数字信号送入DSP中进行压缩处理，压缩处
升级会员 