多功能数字钟的电路设计.docx
《多功能数字钟的电路设计.docx》由会员分享，可在线阅读，更多相关《多功能数字钟的电路设计.docx（10页珍藏版）》请在冰豆网上搜索。
多功能数字钟的电路设计
长沙学院
电子技术
课程设计说明书
题目
多功能数字钟的电路设计
系（部）
专业（班级）
姓名
学号
指导教师
起止日期
长沙学院课程设计鉴定表
姓名
学号
专业
班级
设计题目
多功能数字钟电路设计
指导教师
指导教师意见：
评定成绩：
教师签名：
日期：
答辩小组意见：
评定成绩：
答辩小组长签名：
日期：
教研室意见：
最终评定等级：
教研室主任签名：
日期：
说明
课程设计成绩分“优秀”、“良好”、“中等”、“及格”、“不及格”五等。
课程设计任务书
系（部）：
电子信息与电气工程系专业：
光电信息工程指导教师：
课题名称
多功能数字钟的电路设计
设计内容及要求
数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。
由于数字集成电路的发展和石英晶体振荡器的使用，使得数字钟的精度、稳定度远远超过了机械钟表。
钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
1.掌握数字钟的设计、组装与调试方法。
2.熟悉集成电路的使用方法，能够运用所学知识设计一定规模的电路。
基本任务：
1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2.具有快速校准时、分、秒的功能。
3.计时准确度，每天计时误差不超过1s。
扩展任务：
1.闹钟功能，可按设定的时间闹时。
2.日历显示功能。
将时间的显示扩展为“年”、“月”、“日”。
3.整点自动报时，在离整点10s时，便自动发出鸣叫声，步长1s，每隔1s鸣叫一次，前四响是低音，最后一响为高音，最后一响结束为整点。
设计工作量
1、系统整体设计；
2、系统设计及仿真；
3、在Multisim或同类型电路设计软件中进行仿真并进行演示；
4、提交一份完整的课程设计说明书，包括设计原理、仿真分析、调试过程，参考文献、设计总结等。
进度安排
起止日期（或时间量）
设计内容（或预期目标）
备注
第一天
课题介绍，答疑，收集材料
第二天
设计方案论证
第三天
进行具体设计
第四天
进行具体设计
第五天
编写设计说明书
指导老师意见
年月日
教研室
意见
年月日
摘要
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。
数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。
它是由数子钟电路、定时电路、放大执行电路、电源电路组成。
为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。
具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。
1系统原理框图
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
图1所示为数字钟的一般构成框图。
图1系统原理框图
由秒脉冲发生器产生的秒脉冲信号送入秒计数器电路，秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。
通过校时电路可以对分和时进行校时。
2单元电路的设计
2.1时间脉冲产生电路的设计
由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源：
计算当R1=20kΩ，R2=100kΩ，C=0.01μF ，则555所产生的脉冲的为:
f=1.43/[（R1+2*R2）C]=0.979Hz,而设计要求为1Hz,因此其误差为2.1%,在精度要求不是很高的时候可以使用。
图2555与RC组成的多谐振荡器图
2.2计时电路的设计
秒、分计数器为60进制计数器。
小时计数器为24进制计数器。
实现这两种模数的计数器采用中规模集成计数器74LS160D。
2.2.160进制计数器的设计
“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。
如图3所示由74LS160D构成的60进制计数器。
首先将两片74LS160D设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。
现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。
当计数器输出“QdQcQbQa、QdQcQbQa=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零。
图360进制电路图
2.2.224进制计数器的设计
同理，当个位数状态为“QdQcQbQa=0100”，十位计数器状态为“QdQcQbQa=0010”时，通过门电路形成一置数脉冲，使计数器归零。
图424进制电路图
2.3校时电路的设计
数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。
校“秒”时，采用等待校时和定时校时。
校“分”、“时”的原理比较简单，采用加速校时。
要求：
1、在秒校正时不影响分和小时的正常计数；2、在分校正时不影响秒和小时的正常计数；3、在小时校正时不影响分和秒的正常计数。
如图5所示，当开关A闭合时，秒计数电路正常工作；当A断开时，“秒”暂停，即可校时。
图5“秒”校正电路
如图6所示，当开关B按下、弹起一次，有一脉冲通过或门，“分”便加一，以此原理便可校正“分”。
同理，开关C可校正“时”。
图6“时”、“分”校正电路
2.4电路总图
图7电路总图
3.心得与体会
在这次多功能数字钟的电路设计中，我不仅基本学会了使用Mutisim进行实验仿真，更加深了对理论知识的理解。
一开始看完课程设计任务书后，自己完全不知道该干什么。
之后认真思考后，知道要凑出60进制和24进制计数器，于是选择了较简单的74LS160。
当看到74LS160的CLK引脚，明白需要一个1Hz的连续稳定脉冲源，于是又想到了刚学的555时基电路，解决了问题。
我也得出结论：
同一个功能可以用不同的方案解决。
我在设计的过程中应该试图用最少的成本来实现，努力找出综合了简单、经济、实用三位一体的电路。
当然这个不一定所有条件都符合，找到一个最大限度满足各种条件的方案是我们设计的目标。
这次课程设计是一次难得的锻炼机会，让我能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我学习查找资料的方法，以及自己处理分析电路，设计电路的能力。
我相信是对我的一个很好的提高。
理论与实践相结合才能更好理解学习的知识，这次的课程设计让我懂得了它们在实际中的用途，还有我们身边的很多数字钟电路，这些都是我们自己可以实现的，以前那些神秘的东西在不断的学习过程中变得不再那么神秘，我相信，以后还有更多的谜底被揭开。
第一次使用Multisim，虽然刚开始使用不熟练，但经过自己不断尝试和努力，掌握了基本的使用和仿真的方法，认识到这个软件的强大，给设计提供了很大的便利。
在做课程设计时，困难是不可避免的。
作为工科类的学生，我们应该敢于面对问题，耐心找到解决问题的方法。
4.存在的不足及建议
此次的多功能数字钟设计重在于电脑仿真，虽然能设计出电路图并成功仿真，达到设计要求，但仿真和实际还是存在一定的差距。
仿真时都是在理想情况下进行的，但在实际中会遇到这样或那样的不确定因素，实际结果可能和仿真结果不同。
所以希望以后的课程设计能让我们做出真实的集成电路，这会使我们获得更多的经验。
参考文献
1、邱关源．电路．高等教育出版社．2006
2、康华光．电子技术基础（模拟部分）．高等教育出版社．2006
3、康华光．电子技术基础（数字部分）．高等教育出版社．2006
附录原件清单
器件型号
用途介绍
数量
OCD_HEX
数码显示器
6
74HS160D
多功能的计数器
6
74LS04D
反相器
3
74LS08D
2输入与门
3
74LS32D
2输入或门
2
Switch
开关
3
CLOCK_VOLTAGE
脉冲源
1
升级会员 