江苏大学850计算机组成原理考研大纲硕士研究生入学考试大纲.docx
《江苏大学850计算机组成原理考研大纲硕士研究生入学考试大纲.docx》由会员分享，可在线阅读，更多相关《江苏大学850计算机组成原理考研大纲硕士研究生入学考试大纲.docx（17页珍藏版）》请在冰豆网上搜索。
江苏大学850计算机组成原理考研大纲硕士研究生入学考试大纲
目录
I考查目标2
II考试形式和试卷结构2
III考查内容2
IV.题型示例及参考答案5
全国硕士研究生入学统一考试
计算机组成原理与数据结构考试大纲
I考查目标
《计算机组成原理》是我校为全国硕士研究生入学统一考试设置的具有选拔性质的考试科目。
其目的是科学、公平、有效地测试考生是否具备攻读相关硕士专业所必须的基本素质、一般能力和培养潜能，以利于选拔具有发展潜力的优秀人才入学，为国家培养具有较强分析与解决实际问题能力的高层次、应用型、复合型的人才。
要求考生比较系统地掌握数据结构和计算机组成原理这两门专业基础课程的基本概念、基本原理和基本方法，能够运用所学的基本原理和基本方法分析、判断和解决有关理论问题和实际问题。
II考试形式和试卷结构
一、试卷满分及考试时间
试卷满分为150分，考试时间180分钟。
二、答题方式
答题方式为闭卷、笔试。
三、试卷题型结构
单项选择题20分（每小题2分,共10题）
简答题30分（每小题5分,共6题）
综合应用题100分（题数不固定）
III考查内容
⏹考查目标：
1.理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。
2.理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法。
3.能够运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些基本部件进行简单设计。
⏹考查内容：
一、计算机系统概述
（一）计算机发展历程
（二）计算机系统层次结构
1.计算机硬件的基本组成
2.计算机软件的分类
3.计算机的工作过程
（三）计算机性能指标
CPU时钟周期、主频、CPI；MIPS、MFLOPS；指令执行时间。
二、数据的表示和运算
（一）数制与编码
1.进位计数制及其相互转换
2.真值和机器数
3.BCD码
4.字符与字符串
5.校验码
（二）定点数的表示和运算
1.定点数的表示
无符号数的表示；有符号数的表示。
2.定点数的运算
定点数的移位运算；定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。
（三）浮点数的表示和运算
1.浮点数的表示
浮点数的表示，浮点数的规格化，IEEE-754标准
2.浮点数的加/减运算
（四）算术逻辑单元ALU
1.并行加法器
2.算术逻辑单元ALU的组成和结构
三、存储器层次结构
（一）存储器的分类
（二）存储器的层次化结构
（三）半导体随机存取存储器
1.SRAM存储器的工作原理
2.DRAM存储器的工作原理
3.只读存储器
（四）主存储器与CPU的连接
（五）双口RAM和多模块存储器
（六）高速缓冲存储器（Cache）
1.Cache的基本工作原理
2.Cache和主存之间的映射方式
3.Cache中主存块的替换算法
4.Cache写策略
（七）虚拟存储器
1.虚拟存储器的基本概念
2.页式虚拟存储器
3.段式虚拟存储器
4.段页式虚拟存储器
5.快表
四、指令系统
（一）指令格式
1.指令的基本格式
2.定长操作码指令格式
3.扩展操作码指令格式
（二）指令的寻址方式
1.有效地址的概念
2.常见寻址方式
（三）CISC和RISC的基本概念
五、中央处理器（CPU）
（一）CPU的功能和基本结构
（二）指令执行过程
（三）数据通路的功能和基本结构
（四）控制器的功能和工作原理
1.硬布线控制器
2.微程序控制器
微程序、微指令和微命令；微指令的编码方式；微地址的形成方式。
（五）指令流水线
1.指令流水线的基本概念
2.指令流水线的相关与冲突
六、总线
（一）总线概述
1.总线的基本概念
2.总线的分类
3.总线的组成及性能指标
（二）总线仲裁
1.集中仲裁方式
2.分布仲裁方式
（三）总线操作和定时
1.同步定时方式
2.异步定时方式
（四）总线标准
七、输入输出（I/O）系统
（一）I/O系统基本概念
（二）外部设备
1.输入设备：
键盘、鼠标
2.输出设备：
显示器、打印机
3.外存储器：
硬盘存储器、磁盘阵列、光盘存储器
（三）I/O接口（I/O控制器）
1.I/O接口的功能和基本结构
2.I/O端口及其编址
3.I/O地址空间及其编码
（四）I/O方式
1.程序查询方式
2.程序中断方式
中断的基本概念；中断响应过程；中断处理过程；多重中断和中断屏蔽的概念。
3.DMA方式
DMA控制器的组成；DMA传送过程。
4.通道方式
IV.题型示例及参考答案
一、单项选择题（每小题2分,共20分）
1.下列选项中，描述浮点数操作速度指标的是
A．MIPSB．CPIC．IPCD．MFLOPS
2.设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。
若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是
A．00111 1100010 B.00111 0100010
C．01000 0010001 D.发生溢出
3.假定用若干个2K×4位芯片组成一个8K×8为存储器，则0B1FH所在芯片的最小地址是
A.0000HB.0600HC.0700HD.0800H
4.下列有关RAM和ROM的叙述中正确的是
Ⅰ.RAM是易失性存储器，ROM是非易失性存储器
Ⅱ.RAM和ROM都是采用随机存取方式进行信息访问
Ⅲ.RAM和ROM都可用做Cache
Ⅳ.RAM和ROM都需要进行刷新
A.仅Ⅰ和ⅡB.仅Ⅱ和Ⅲ
C.仅Ⅰ、Ⅱ、ⅢD.仅Ⅱ、Ⅲ、Ⅳ
5.某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是
A．22位B．23位C．25位D．26位
6.偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。
下列寻址方式中，不属于偏移寻址方式的是
A．间接寻址B．基址寻址C．相对寻址D．变址寻址
7.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是
A．指令操作码的译码结果
B．指令和数据的寻址方式
C．指令周期的不同阶段
D．指令和数据所在的存储单元
8.单级中断系统中，中断服务程序执行顺序是
I、保护现场
II、开中断
III、关中断
IV、保存断点
V、中断事件处理
VI、恢复现场
VII、中断返回
A：
I、V、VI、II、VIIB：
III、I、V、VII
C：
III、IV、V、VI、VIID：
IV、I、V、VI、VII
9.在系统总线的数据线上，不可能传输的是
A．指令
B．操作数
C．握手（应答）信号
D．中断类型号
10.某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。
在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是
A.0.50%B.0.20%C.0.05%D.0.02%
二、简答题：
（5分*6=30分）
1.冯.诺依曼体系计算机有哪三个特点？
2.什么是寻址方式？
请写出的4种寻址方式，并说明如何得到操作数？
3.半导体存储器的存取时间tA和存储周期tm的概念是什么？
为什么tA4.三级存储体系由哪三个部件组成？
这三个部件构成了两个层次，哪个层次以硬件为主？
哪个层次解决容量问题？
5.集中式总线仲裁的方法有哪三种，这三种方法特点是什么？
6.进入中断周期INTC之前是什么CPU周期？
中断周期结束后又是什么CPU周期？
进入DMA周期DMAC之前可以是什么CPU周期？
三、（20分）给定一个8位字长的运算器实验电路图。
该运算器通用寄存器组有8个寄存器R0~R7，图中ALU的功能有ADD、ADC、SUB、SUBB、AND、OR、XOR七种分别对应S0~S6，SHIFTER为输出多路器，可选择直送（SV）、左移一位（SL）、右移一位（SR），其他部件的微操作控制信号已在图上标注。
图中每个端口名称的括号里是连接该端口的开关。
（1）现要求将寄存器R0的值减去寄存器R1的值，结果送给寄存器R4，即（R0）-（R1）R4。
试按下表格式设计实验步骤和操作，表格中电平信号以二进制数表示，且图中所有控制信号均为高电平有效。
实验仪的操作
时钟节拍
S0~S6
S7
S8~S10
S11
S12~S14
S15
S16
S17
（2）假设用微程序的方式控制该运算器，按照字段直接编码方式对微命令进行编码，试回答什么是相斥性微命令？
什么是相容性微命令？
微指令编码的分段原则是什么？
（3）根据微命令的相斥性、相容性，按照微指令编码的分段原则，以表格的形式给出一种微指令编码格式（不包括下地址字段和微转移方式字段）。
四、（12分）设浮点数字长12位，其中阶符1位（Es），阶码3位，阶码采用移码表示，尾数数符2位，尾数6位，采用变形补码表示
Ms（2位）
M5…M0
Es（1位）
E2…E0
1）请将下面的数表示为规则化浮点数，并按上述格式表示（4分）。
X=-12.25，Y=25.5
2）请写出对阶后两数的表述（2分）
3）列式计算两数的和、差运算，并规格化结果（4分）
五、（18分）若一计算机存储器按字节编址，其主存地址空间大小为1MB，Cache-MM采用直接映像方式，高速缓存分为8块，每块32字节。
（1）在该映像方式下，主存（MM）地址和高速缓存（Cache）地址各划分为哪几个部分？
画出MM和Cache的地址格式，注明各部分的名称和长度。
（2）系统运行到某一时刻时，Cache的部分内容如下表所示，图中标记字段的内容为十六进制形式。
假设此时访问地址为04C80H的主存单元，试问是否Cache命中？
要求说明理由。
块号
有效位V
标记TAG
内容
0
1
020
…
1
0
-
…
2
1
01D
…
3
1
064
…
4
1
04C
…
5
1
14D
…
6
0
-
…
7
1
27A
…
六、（20分）某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为1时表示有效、为0时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。
假设MAR的输出一直处于使能状态。
加法指令“ADD（R1），R0”的功能为（R0）+（（R1））—>（R1），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。
下表给出了上述指令取指令和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号
升级会员 